-
公开(公告)号：CN118839099A
公开(公告)日：2024-10-25
申请号：CN202410930296.0
申请日：2024-07-11
申请人： 北京无问芯穹科技有限公司
摘要： 本申请提供一种加速单元及片上系统，所述加速单元包括：存储器，用于存储矩阵数据；乘加模块，每个乘加模块均包括至少两个乘加单元和一个两级累加器，用于完成矩阵和向量的乘加运算；控制器，用于将所述矩阵数据按照所述矩阵的列顺序依次从所述存储器加载到所述乘加模块中的乘加单元；数据输出单元，用于输出矩阵和向量乘加运算结果。
-
公开(公告)号：CN118312132B
公开(公告)日：2024-08-30
申请号：CN202410732798.2
申请日：2024-06-07
申请人： 山东浪潮科学研究院有限公司
摘要： 本发明公开了一种乘法器优化方法及高效乘法器，属于计算机硬件设计技术领域，包括截位模块、拆解模块、译码模块、查找表、部分积运算模块以及超前进位加法器，截位模块将输入数据的多余的小数部分进行截位，并将乘数和被乘数截成偶数个数；拆解模块将截位后的乘数和被乘数拆解成成对的运算序列，并进行两两之间的运算；译码模块对乘数进行译码，并根据译码决定被乘数的操作用来得到部分积；查找表根据被拆解的乘数和被乘数进行查表，并得到部分积；部分积运算模块采用华莱士树结构进行部分积的运算；超前进位加法器将华莱士树得到的结果相加得到最终结果。本发明有效提高计算速度，可应用于精度要求不高的领域，如机器学习、图像和视频处理等。
-
公开(公告)号：CN118468299A
公开(公告)日：2024-08-09
申请号：CN202310130668.7
申请日：2023-02-09
摘要： 本申请实施例提供了一种加密方法、芯片及电子设备，应用于数据加密技术领域。在该加密方法中，通过异或运算方式以原地算法的形式对多阶运算结果进行模约简操作得到多阶模约运算结果。相对于基于处理平台的操作位数以移位后位异或运算的形式进行模约简的方式，本申请实施例减少了位异或运算的次数、操作复杂度、运算功耗、芯片的占用面积以及存储资源的占用量。除此以外，考虑到位异或运算和位与运算之间的功耗差异，通过第一拆分方法来对2N阶系数数组(包括N阶明文和N阶密钥)进行拆分，得到多个子乘法多项式。可以减少拆分过程产生的位异或运算的数量。从而进一步降低加密的运算功耗、操作复杂度和芯片的占用面积。
-
公开(公告)号：CN108734281B
公开(公告)日：2024-08-02
申请号：CN201710269106.5
申请日：2017-04-21
申请人： 上海寒武纪信息科技有限公司
摘要： 本公开涉及一种处理装置，包括：存储部分，用于存储数据，所述数据包括神经网络的待运算数据；运算部分，用于对待运算数据进行运算，包括采用加法器和/或多类型乘法器对待运算数据进行加速计算；控制部分，用于控制存储部分和运算部分，包括根据待运算数据进行加速运算。本公开所述的装置具有灵活性强、可配置程度高、运算速度快、功耗低等优点。
-
公开(公告)号：CN118395057A
公开(公告)日：2024-07-26
申请号：CN202410517379.7
申请日：2024-04-28
申请人： 华中科技大学
摘要： 本申请提供一种用于大规模矩阵乘的计算电路，包括：第一数据输入单元，用于存储第一数据矩阵，所述第一数据矩阵包括α×β个第一数据序列，按照矩阵乘的规则读取所述第一数据序列，以及依次从所述第一数据序列的最低bit位读取所述第一数据序列中的第一子数据，并将每一次读取的第一子数据组成多bit的第一输入数据；计算逻辑单元，连接外部输入数据缓存器，从外部输入数据缓存器中接收第二输入数据，用于对所述第一输入数据和所述第二输入数据进行相与操作，并对相与操作结果进行相加，从而输出矩阵乘计算结果。利用电路实现目标矩阵的计算，并且采用近存计算方式，解决传统架构下存在的“内存墙”问题，减少硬件的高资源开销和提高数据传输效率。
-
公开(公告)号：CN113901390B
公开(公告)日：2024-07-05
申请号：CN202010769141.5
申请日：2020-08-03
申请人： 财团法人工业技术研究院
IPC分类号： G06F17/16 , G06F7/52 , G11C11/408 , G11C11/4094 , G11C11/4097
摘要： 本发明提供一种内存内计算单元，其包括存储单元电路、第一半导体组件、第二半导体组件以及第三半导体组件。第一半导体组件的第一端耦接至第一运算位线。第一半导体组件的控制端耦接至运算字线。第二半导体组件的控制端耦接至存储单元电路。第二半导体组件的第一端耦接至第一半导体组件的第二端。第三半导体组件的第一端耦接至第二半导体组件的第二端。第三半导体组件的第二端耦接至第二运算位线。第三半导体组件的控制端接收偏压电压。
-
公开(公告)号：CN118193919A
公开(公告)日：2024-06-14
申请号：CN202410361626.9
申请日：2024-03-19
申请人： 中国科学院重庆绿色智能技术研究院
摘要： 本发明为基于双循环编码的矩阵乘法计算方法，属于计算数学、高性能乘法计算领域。计算矩阵乘法X＝A·B，该方法包含以下步骤：S1：填充矩阵A和矩阵B；S2：对矩阵A和矩阵B通过双循环编码算法将矩阵编码成向量a和向量b；S3：计算最小正整数r；S4：根据向量α、向量b和整数r计算对应向量xi，最后将所有的xi进行向量求和，得到矩阵X的编码向量x；S5：对编码向量x根据双循环编码进行解码，计算得到矩阵X。本发明能够消去矩阵乘法计算中的内积运算，采用双循环编码能保证计算前后编码一致，所得计算结果能直接进行下一次运算，不需要额外开销就能完成矩阵转置，应用向量化操作能够有效提高计算效率。
-
公开(公告)号：CN118012375A
公开(公告)日：2024-05-10
申请号：CN202311483660.5
申请日：2023-11-08
申请人： 罗伯特·博世有限公司
发明人： C·E·德拉帕拉阿帕里西奥 , A·贡陀罗 , T·索利曼
摘要： 本发明涉及用于近似确定至少一个输入向量与权重向量的至少一个点积的方法，其中输入向量的输入分量和权重向量的权重分量以二进制形式存在；其中使用至少一个矩阵电路，其中对应于权重分量的比特对存储器单元编程，其中至少一部分权重分量的具有相同有效性的比特分别编程在同一列的存储器单元中；其中对输入分量的一个或多个子集中的每个子集执行比特和确定，其中将与输入分量的相应子集的具有相同有效性的比特相对应的电压施加在行线路的对应子集上，且将有限比特和确定为相应模数转换器的输出值，有限比特和的有效性对应于相应列的有效性和与施加电压对应的比特的有效性；其中确定对应于其有效性加权的有限比特和的总和，以确定所述点积的近似。
-
公开(公告)号：CN117908830A
公开(公告)日：2024-04-19
申请号：CN202410089267.6
申请日：2024-01-22
申请人： 北京奕斯伟计算技术股份有限公司
IPC分类号： G06F7/52 , G06F7/50 , G06N3/0464
摘要： 本公开提供一种数据处理装置及其操作方法、计算装置以及存储介质。该数据处理装置包括乘加运算阵列和配置单元，其中，乘加运算阵列包括多个乘加计算单元，配置单元与乘加运算阵列耦接，且配置单元至少具有第一配置状态和第二配置状态，配置单元在第一配置状态时控制多个乘加计算单元分为N组，每组内的M个乘加计算单元配置为彼此耦接以用于将每组中M个计算结果累加，配置单元在第二配置状态时控制多个乘加计算单元分为Q组，每组内的P个乘加计算单元配置为彼此耦接以用于将每组中P个计算结果累加。该数据处理装置能够通过变换乘加运算阵列的配置状态，使得神经网络算法中的参数能够更充分地映射到硬件单元，从而提高硬件单元利用率。
-
公开(公告)号：CN117724856B
公开(公告)日：2024-04-19
申请号：CN202410177698.8
申请日：2024-02-08
申请人： 腾讯科技(深圳)有限公司
摘要： 本公开关于一种数据处理方法、装置、电子设备及存储介质，涉及计算机技术领域，该方法包括：分发节点对第一待处理矩阵数据进行第一切分处理，得到第一子矩阵数据和第一位置信息；分发节点对第二待处理矩阵数据进行第二切分处理，得到第二子矩阵数据和第二位置信息；分发节点基于第一位置信息和第二位置信息，对第一子矩阵数据和第二子矩阵数据进行组合处理，得到子矩阵数据对，并将子矩阵数据对分发给计算节点；每个计算节点对子矩阵数据对进行处理得到计算处理结果，并基于目标计算节点对计算处理结果进行叠加处理得到目标矩阵数据。利用本公开实施例可以在兼顾到减少矩阵数据存储占用和减少节点间通讯成本的基础上，实现系统计算效率的提升。
-
-
-
-
-
-
-
-
-
搜索结果
639 条记录 (耗时 0.024 秒)
