本申请提供一种用于大规模矩阵乘的计算电路，包括：第一数据输入单元，用于存储第一数据矩阵，所述第一数据矩阵包括α×β个第一数据序列，按照矩阵乘的规则读取所述第一数据序列，以及依次从所述第一数据序列的最低bit位读取所述第一数据序列中的第一子数据，并将每一次读取的第一子数据组成多bit的第一输入数据；计算逻辑单元，连接外部输入数据缓存器，从外部输入数据缓存器中接收第二输入数据，用于对所述第一输入数据和所述第二输入数据进行相与操作，并对相与操作结果进行相加，从而输出矩阵乘计算结果。利用电路实现目标矩阵的计算，并且采用近存计算方式，解决传统架构下存在的“内存墙”问题，减少硬件的高资源开销和提高数据传输效率。