高速并行判决反馈均衡器、均衡方法及信道接口模块

    公开(公告)号:CN103634248B

    公开(公告)日:2017-09-22

    申请号:CN201310371182.9

    申请日:2013-08-22

    IPC分类号: H04L25/03

    摘要: 本发明提供一种高速并行判决反馈均衡器、均衡方法及信道接口模块,该方法包括:在多个连续的时间间隔中的每一个间隔处获得一个初步判决集合,每个初步判决都说明了之前符号判决的假定序列引起对应程度的后续符号间干扰;从一系列所述初步判决集合中形成一个并行组;将所述并行组应用到一个管线化DFE多路复用器单元集合中,每个所述DFE多路复用器单元都基于之前符号判决的假定序列从所述这组中的每个初步判决集合中选择一个可能发生的符号判决,从而形成一组可能发生的符号判决;基于之前符号判决的实际序列,选择所述多组可能发生的符号判决中的一组作为一组实际符号判决。可见,本发明克服了数据速率对反馈信号实现元件的工作时间的限制。

    高速并行判决反馈均衡器、均衡方法及信道接口模块

    公开(公告)号:CN103634248A

    公开(公告)日:2014-03-12

    申请号:CN201310371182.9

    申请日:2013-08-22

    IPC分类号: H04L25/03

    摘要: 本发明提供一种高速并行判决反馈均衡器、均衡方法及信道接口模块,该方法包括:在多个连续的时间间隔中的每一个间隔处获得一个初步判决集合,每个初步判决都说明了之前符号判决的假定序列引起对应程度的后续符号间干扰;从一系列所述初步判决集合中形成一个并行组;将所述并行组应用到一个管线化DFE多路复用器单元集合中,每个所述DFE多路复用器单元都基于之前符号判决的假定序列从所述这组中的每个初步判决集合中选择一个可能发生的符号判决,从而形成一组可能发生的符号判决;基于之前符号判决的实际序列,选择所述多组可能发生的符号判决中的一组作为一组实际符号判决。可见,本发明克服了数据速率对反馈信号实现元件的工作时间的限制。