-
公开(公告)号：CN1830147A
公开(公告)日：2006-09-06
申请号：CN200480022139.0
申请日：2004-05-31
申请人： 硅系统设计公司
发明人： J·V·布拉斯科克拉雷特 , J·C·里韦罗因苏亚 , S·伊兰佐莫利内罗 , A·加西亚桑何塞
IPC分类号： H03M7/00
摘要： 本发明涉及到在传输和接收数字频带转换的数字信号时进行再采样的方法。根据本发明，在接收带通信号时进行再采样(25)，由此将信号转换(4)至含可配置频率的基带并将得到的基带信号引入到分样器(5)。此外，在传输时进行再采样(26)，由此对基带信号进行内插(10)并接着转换(20)至含可配置频率的通带。可以使用本发明方法来校正由数/模和模/数转换器(11和1)而引入的频率误差。另外，可以使用由频带转换和上述再采样所构成的组合来简化用来产生数字信号所采样的内插滤波器的复杂性。
-
公开(公告)号：CN1158772C
公开(公告)日：2004-07-21
申请号：CN00803693.4
申请日：2000-12-15
申请人： 酒井康江
发明人： 小柳裕喜生
IPC分类号： H03M3/04
CPC分类号： H03H17/028 , H03H17/0657 , H03M3/508
摘要： 本发明的目的在于，提供一种可以减小电路规模并能减低部件成本的过采样处理电路及数-模转换器。过采样处理电路，在结构上包含乘法部1、4个数据保持部2-1～2-4、4个数据选择器3-1～3-4、加法部4、2个积分电路5-1、5-2。由乘法器1将4个乘数与输入数据相乘，并由各数据保持部2-2～2-4将该4个乘法运算结果作为1组保持。数据选择器，按规定顺序读出由对应的数据保持部保持的4个数据并生成阶梯函数的数据。加法部，将从各数据选择器输出的4个阶梯函数的值相加，并由2个积分电路对与该相加值进行2次数字积分处理。
-
公开(公告)号：CN103701465A
公开(公告)日：2014-04-02
申请号：CN201310636558.4
申请日：2013-12-02
申请人： 苏州上声电子有限公司
IPC分类号： H03M3/04
CPC分类号： H04S5/00 , G06F3/16 , H03F3/183 , H03F3/185 , H03F3/21 , H03F3/217 , H03F3/2175 , H03F3/68 , H03F2200/03 , H03F2200/331 , H03M3/04 , H03M3/338 , H03M3/424 , H03M3/508 , H04R1/005 , H04R3/04 , H04R5/02 , H04R5/04 , H04R2201/403
摘要： 本发明公开了一种基于多比特Δ-∑调制的数字扬声器系统实现方法和装置。该方法包括：1）数字输入格式转换；2）过采样插值滤波；3）多比特Δ-∑调制；4）温度计编码；5）多通道失配整形；6）编码格式转换；7）多通道数字功放；8）驱动扬声器阵列或多音圈扬声器单元发声。该装置包括：一数字输入接口、一过采样插值滤波器、一多比特Δ-∑调制器、一温度计编码器、一多通道失配整形器、一编码格式转换器、一多通道数字功放、一扬声器阵列或者多音圈扬声器单元；各部分依次顺序连接。本发明能够实现低压供电下的大功率输出，节省电能消耗，实现多通道重放系统的单芯片集成，减少了系统体积重量和实现成本，提高了重放声品质。
-
公开(公告)号：CN101677246B
公开(公告)日：2011-08-10
申请号：CN200810165652.5
申请日：2008-09-19
申请人： 扬智科技股份有限公司
发明人： 冯乐天
CPC分类号： H03H17/0685 , H03M3/508
摘要： 一种具有取样频率转换的数模转换系统及其取样频率转换方法。该具有取样频率转换的数字模拟转换系统包含插补器、S级运算滤波单元、升频与降频电路及讯号处理电路。插补器将第一数字输入讯号进行N倍插补点运算以产生第二数字输入讯号。每一级运算滤波单元包含K倍补零点电路及滤波电路。滤波电路进行滤波处理以产生滤波后数字输入讯号。升频与降频电路执行B倍升频与A倍降频于滤波后数字输入讯号上以产生第四数字输入讯号。讯号处理电路依据第四数字输入讯号产生模拟输出讯号。
-
公开(公告)号：CN1158771C
公开(公告)日：2004-07-21
申请号：CN00803689.6
申请日：2000-12-15
申请人： 酒井康江
发明人： 小柳裕喜生
IPC分类号： H03M3/04
CPC分类号： H03M3/508
摘要： 本发明的目的在于，提供一种无须提高部件的动作速度就可以获得畸变小的输出波形的数-模转换器。D/A转换器，在结构上包含乘法部1、4个数据保持部2-1～2-4、4个数据选择器3-1～3-4、加法部4、D/A转换器5、2个积分电路6-1、6-2。由乘法器1将4个乘数与输入数据相乘，并由各数据保持部2-2～2-4将该4个乘法运算结果作为1组保持。数据选择器，按规定顺序读出由对应的数据保持部保持的4个数据并生成阶梯函数的数据。加法部，将从各数据选择器输出的4个阶梯函数的值相加。进一步，由D/A转换器5产生与该相加值对应的阶梯状模拟电压，然后由2个积分电路6-1、6-2进行2次积分处理。
-
公开(公告)号：CN1340247A
公开(公告)日：2002-03-13
申请号：CN00803929.1
申请日：2000-12-15
申请人： 酒井康江
发明人： 小柳裕喜生
IPC分类号： H03M3/04
CPC分类号： H03H17/028 , H03M3/508
摘要： 本发明的目的在于,提供一种可以减小电路规模并能减低部件成本的过采样处理电路及数—模转换器。过采样处理电路,在结构上包含4个D型触发器10—1～10—4、4个乘法器12—1～12—4、3个加法器14—1～14—3、2个积分电路16—1、16—2。输入数据依次输入并保持在4个D型触发器内。各乘法器,在1个时钟周期的前一半和后一半用不同的乘数对一一对应的D型触发器的保持数据进行乘法处理,并由3个加法器将各乘法运算结果相加。进一步,由2个积分电路对该相加值进行2次数字积分处理。
-
公开(公告)号：CN103828243A
公开(公告)日：2014-05-28
申请号：CN201280033822.9
申请日：2012-05-11
申请人： 凯瑟雷恩工厂两合公司
发明人： 乌多·卡特豪斯
IPC分类号： H03M3/00
CPC分类号： H03M3/30 , H03M3/508 , Y10T29/49002
摘要： 描述了基带到频率的上变频器（1），其中基带到频率的上变频器（1）包括用于接收第一基带样本的第一基带信号的第一输入端（201）和用于接收第二基带样本的第二基带信号的第二输入端（202）以及用于提供经上变频的无线电信号样本的输出端（TX）。基带到射频的上变频器（1）进一步包括相位转换器（2）用于将第一基带样本的第一基带信号和第二基带样本的第二基带信号转换成第一中间样本的第一中间信号（Xn）、第二中间样本的第二中间信号（Yn）以及第三中间样本的第三中间信号（Zn）。中间样本随后被上变频成无线电信号样本。
-
公开(公告)号：CN1160866C
公开(公告)日：2004-08-04
申请号：CN00803929.1
申请日：2000-12-15
申请人： 酒井康江
发明人： 小柳裕喜生
IPC分类号： H03M3/04
CPC分类号： H03H17/028 , H03M3/508
摘要： 本发明的目的在于，提供一种可以减小电路规模并能减低部件成本的过采样处理电路及数-模转换器。过采样处理电路，在结构上包含4个D型触发器10-1～10-4、4个乘法器12-1～12-4、3个加法器14-1～14-3、2个积分电路16-1、16-2。输入数据依次输入并保持在4个D型触发器内。各乘法器，在1个时钟周期的前一半和后一半用不同的乘数对一一对应的D型触发器的保持数据进行乘法处理，并由3个加法器将各乘法运算结果相加。进一步，由2个积分电路对该相加值进行2次数字积分处理。
-
公开(公告)号：CN1340246A
公开(公告)日：2002-03-13
申请号：CN00803694.2
申请日：2000-12-15
申请人： 酒井康江
发明人： 小柳裕喜生
IPC分类号： H03M3/04
CPC分类号： H03H17/028 , H03M3/508
摘要： 本发明的目的在于,提供一种可以减小电路规模并能减低部件成本的过采样处理电路及数－模转换器。由乘法器1将4种乘数与按规定间隔输入的数据相乘,并由各数据保持部2-2～2-4循环保持这些乘法运算结果。各数据选择器3-1～3-4,按规定顺序读出由一一对应的各数据保持部2-1～2-4保持的4种乘法运算结果,从而输出规定的阶梯函数。通过在各不同时刻产生分别与按顺序输入的4个数据对应的各阶梯函数并由各积分处理部4-1～4-4对各阶梯函数进行2次数字积分处理后进行加法运算,对所输入的各数字数据进行以虚拟的方式提高了采样频率的过采样处理。
-
公开(公告)号：CN1340245A
公开(公告)日：2002-03-13
申请号：CN00803693.4
申请日：2000-12-15
申请人： 酒井康江
发明人： 小柳裕喜生
IPC分类号： H03M3/04
CPC分类号： H03H17/028 , H03H17/0657 , H03M3/508
摘要： 本发明的目的在于,提供一种可以减小电路规模并能减低部件成本的过采样处理电路及数-模转换器。过采样处理电路,在结构上包含乘法部1、4个数据保持部2—1～2—4、4个数据选择器3—1～3—4、加法部4、2个积分电路5—1、5—2。由乘法器1将4个乘数与输入数据相乘,并由各数据保持部2—2～2—4将该4个乘法运算结果作为1组保持。数据选择器,按规定顺序读出由对应的数据保持部保持的4个数据并生成阶梯函数的数据。加法部,将从各数据选择器输出的4个阶梯函数的值相加,并由2个积分电路对与该相加值进行2次数字积分处理。
-
-
-
-
-
-
-
-
-
搜索结果
21 条记录 (耗时 0.014 秒)
