Δ-Σ调制器和通信设备
    1.
    发明公开

    公开(公告)号:CN105009460A

    公开(公告)日:2015-10-28

    申请号:CN201480010850.8

    申请日:2014-02-27

    发明人: 前畠贵

    IPC分类号: H03M3/02

    摘要: 提供了一种能够输出包括不同频率的多个输出信号的输出信号的ΔΣ调制器。ΔΣ调制器配备有:多个输入端口,不同频率的多个输入信号被分别输入到多个输入端口;多个回路滤波器,被设置为分别对应于多个输入端口;加法器,用于将多个回路滤波器的输出相加;以及量化器,用于量化加法器的输出。输入到对应输入端口的输入信号和从量化器输出的反馈信号被输入到多个回路滤波器中的每一个。多个回路滤波器分别用于阻止输入到对应输入端口的输入信号的频率附近的噪声的属性。

    模数转换器
    2.
    发明公开

    公开(公告)号:CN104067522A

    公开(公告)日:2014-09-24

    申请号:CN201280056061.9

    申请日:2012-10-11

    IPC分类号: H03M3/02 H03M1/12

    摘要: 公开了一种连续时间Δ∑-ADC(1)。它包括采样量化器(5),布置为基于到量化器(5)的模拟输入信号以在采样时刻nT产生Δ∑-ADC(1)的数字输出信号的采样y(n),其中n是整数序列的索引,T是采样周期。此外,该Δ∑-ADC(1)包括一个或多个DAC(10a-b),每个布置成基于由采样量化器(5)所产生的数字输出信号的采样而产生模拟反馈信号。而且,该Δ∑-ADC(1)包括连续时间模拟网络(20),其布置为基于来自所述一个或多个DAC(10a-b)的反馈信号和到Δ∑-ADC(1)的模拟输入信号而产生到量化器(5)的模拟输入信号。一个或多个DAC(10b)中的至少一个DAC(10b)包括两个开关电容器DAC(40,50),其布置成在相同的输入上操作但在时间上相互延迟。相应的无线电接收器电路(100)、相应的集成电路(200)、和相应的无线电通信装置(300,400)也被公开。

    模数转换器
    3.
    发明授权

    公开(公告)号:CN104067522B

    公开(公告)日:2016-01-20

    申请号:CN201280056061.9

    申请日:2012-10-11

    IPC分类号: H03M3/02 H03M1/12

    摘要: 公开了一种连续时间Δ∑-ADC(1)。它包括采样量化器(5),布置为基于到量化器(5)的模拟输入信号以在采样时刻nT产生Δ∑-ADC(1)的数字输出信号的采样y(n),其中n是整数序列的索引,T是采样周期。此外,该Δ∑-ADC(1)包括一个或多个DAC(10a-b),每个布置成基于由采样量化器(5)所产生的数字输出信号的采样而产生模拟反馈信号。而且,该Δ∑-ADC(1)包括连续时间模拟网络(20),其布置为基于来自所述一个或多个DAC(10a-b)的反馈信号和到Δ∑-ADC(1)的模拟输入信号而产生到量化器(5)的模拟输入信号。一个或多个DAC(10b)中的至少一个DAC(10b)包括两个开关电容器DAC(40,50),其布置成在相同的输入上操作但在时间上相互延迟。相应的无线电接收器电路(100)、相应的集成电路(200)、和相应的无线电通信装置(300,400)也被公开。

    ∑-△变换装置
    4.
    发明授权

    公开(公告)号:CN100367674C

    公开(公告)日:2008-02-06

    申请号:CN200410063586.2

    申请日:2004-07-12

    IPC分类号: H03M3/02

    摘要: 本发明订定一种∑-Δ变换装置,其具有包含放大器(2)及具有时钟输入的量化器(3、4)的前进路径(2、3、4)及具有D/A转换器(5、6)的回馈路径。该放大器(2)是与为具有可调整频率的谐振器(10)的形式的积分器耦合及由亦规定该量化器(3、4)的时钟速率的频率合成器(9)驱动。以不昂贵的积分能力,量化器(3、4)及谐振器(10)间的同步化产生高度准确的一致性,此表示该∑-Δ调制器适合用于如移动无线电。

    Δ-Σ调制器和通信设备
    6.
    发明授权

    公开(公告)号:CN105009460B

    公开(公告)日:2018-01-09

    申请号:CN201480010850.8

    申请日:2014-02-27

    发明人: 前畠贵

    IPC分类号: H03M3/02

    摘要: 提供了一种能够输出包括不同频率的多个输出信号的输出信号的ΔΣ调制器。ΔΣ调制器配备有:多个输入端口,不同频率的多个输入信号被分别输入到多个输入端口;多个回路滤波器,被设置为分别对应于多个输入端口;加法器,用于将多个回路滤波器的输出相加;以及量化器,用于量化加法器的输出。输入到对应输入端口的输入信号和从量化器输出的反馈信号被输入到多个回路滤波器中的每一个。多个回路滤波器分别用于阻止输入到对应输入端口的输入信号的频率附近的噪声的属性。

    可重构模数转换器调制器结构及其排列、使用方法

    公开(公告)号:CN102891682A

    公开(公告)日:2013-01-23

    申请号:CN201210175343.2

    申请日:2012-05-30

    IPC分类号: H03M1/12

    CPC分类号: H03M3/326 H03M3/39 H03M3/396

    摘要: 本发明揭示可重构模数转换器调制器结构、排列可重构模数转换器调制器结构的方法及使用可重构模数转换器调制器结构以执行噪声耦合的方法。可重构模数转换器调制器结构包含:多个模数转换器结构,通过各自的噪声量化转换函数相互耦接,每一模数转换器结构接收模拟信号作为输入,并且每一模数转换器结构输出第一输出信号;加法器模块,接收多个第一输出信号,对多个第一输出信号执行加法,以及产生第二输出信号;以及除法器模块,接收第二输出信号,并且以预定因子对第二输出信号执行除法操作。上述可重构模数转换器调制器结构、相关排列方法及使用方法,能够使功率消耗与输入信号带宽成比例。

    ∑-△变换装置
    8.
    发明公开

    公开(公告)号:CN1578155A

    公开(公告)日:2005-02-09

    申请号:CN200410063586.2

    申请日:2004-07-12

    IPC分类号: H03M3/02

    摘要: 本发明订定一种∑-Δ变换装置,其具包含放大器(2)及具时钟输入的量化器(3、4)的前进路径(2、3、4)及具D/A转换器(5、6)的回馈路径。该放大器(2)为系耦合至为具可调整频率的谐振器(10)的形式之积分器及由亦规定该量化器(3、4)的时钟速率的频率合成器(9)驱动。以不昂贵的积分能力,量化器(3、4)及谐振器(10)间的同步化产生高度准确的一致性,此表示该∑-Δ调制器适合用于如移动无线电。