-
公开(公告)号：CN117828253B
公开(公告)日：2024-09-03
申请号：CN202311675859.8
申请日：2023-12-07
IPC分类号： G06F17/16
摘要： 本发明公开了一种多比特矩阵向量乘法计算单元、阵列及其工作方法，该单元包括：包括模拟电压信号输入模块、闪存存储单元、计算电容模块、等比例时间信号产生模块和读出电路模块；该阵列包括多个并列设置的多比特矩阵向量乘法计算单元。该方法包括：对计算电容单元进行清零处理；获取等比例时间长度的电压信号；对清除电荷后的计算电容模块进行充电获取数字权重；对模拟输入电压信号与数字权重进行相乘计算处理；输出数字信号形式的计算结果。本发明能够提升闪存器件的计算速率并降低闪存器件的计算能耗。本发明作为一种多比特矩阵向量乘法计算单元、阵列及其工作方法，可广泛应用于闪存芯片技术领域。
-
公开(公告)号：CN117828253A
公开(公告)日：2024-04-05
申请号：CN202311675859.8
申请日：2023-12-07
IPC分类号： G06F17/16
摘要： 本发明公开了一种多比特矩阵向量乘法计算单元、阵列及其工作方法，该单元包括：包括模拟电压信号输入模块、闪存存储单元、计算电容模块、等比例时间信号产生模块和读出电路模块；该阵列包括多个并列设置的多比特矩阵向量乘法计算单元。该方法包括：对计算电容单元进行清零处理；获取等比例时间长度的电压信号；对清除电荷后的计算电容模块进行充电获取数字权重；对模拟输入电压信号与数字权重进行相乘计算处理；输出数字信号形式的计算结果。本发明能够提升闪存器件的计算速率并降低闪存器件的计算能耗。本发明作为一种多比特矩阵向量乘法计算单元、阵列及其工作方法，可广泛应用于闪存芯片技术领域。
-
公开(公告)号：CN117241058A
公开(公告)日：2023-12-15
申请号：CN202311192180.3
申请日：2023-09-14
申请人： 鹏城实验室
IPC分类号： H04N21/231 , H04N21/63 , H04L67/1004 , H04L67/1008
摘要： 本申请公开了一种视频数据处理方法、系统、电子设备及可读存储介质，该方法包括步骤：接收应用层设备发送的视频数据；建立所维护的网络拓扑的节点信息表；构成所述网络拓扑的节点至少包括多个边缘计算终端；在发生节点退出或者节点加入的情况时，在所述节点信息表中删除或者增加相应节点的信息，以更新所述节点信息表；基于更新后的所述节点信息表分发所述视频数据的处理任务至各所述边缘计算终端。本申请实现了提高视频数据的处理任务的完成速度。
-
公开(公告)号：CN117170874A
公开(公告)日：2023-12-05
申请号：CN202311182777.X
申请日：2023-09-13
申请人： 鹏城实验室
摘要： 本申请公开了一种高层次综合优化方法、装置、电子设备及可读存储介质，应用于计算机技术领域，包括：获取顶层函数，包括至少两个子函数，在子函数中筛选对应的计算复杂度大于预设复杂度阈值的核心函数；构建核心函数对应的初始替代函数；将核心函数替代为初始替代函数得到第一替代顶层函数，执行第一替代顶层函数得到第一执行结果，执行核心函数得到第二执行结果；根据第一执行结果和第二执行结果之间的差异度调整初始替代函数得到目标替代函数，将核心函数替代为目标替代函数得到第二替代顶层函数，执行第二替代顶层函数得到第三执行结果，将第二执行结果补充至第三执行结果得到高层次综合结果。本申请解决了高层次综合过程效率较低的技术问题。
-
公开(公告)号：CN116776784A
公开(公告)日：2023-09-19
申请号：CN202310604882.1
申请日：2023-05-25
申请人： 鹏城实验室
IPC分类号： G06F30/327 , G06F30/33 , G06F111/04
摘要： 本申请公开了一种RTL代码生成方法、装置、电子设备及存储介质，所述的RTL代码生成方法包括以下步骤：获取多个子模块各自对应的子模块设计文件，其中，各所述子模块由目标模块分解得到；通过高层次综合将各所述子模块设计文件分别转换为子模块RTL代码；获取各所述子模块中的待连接接口各自对应的连接关系；基于所述连接关系和各所述子模块RTL代码，生成所述目标模块对应的目标模块RTL代码。本申请解决了现有技术大型集成电路设计的开发效率较低的技术问题。
-
公开(公告)号：CN118646897A
公开(公告)日：2024-09-13
申请号：CN202410908083.8
申请日：2024-07-08
申请人： 鹏城实验室
IPC分类号： H04N19/593 , H04N19/186 , H04N19/176 , H04N19/119 , G06T9/00
摘要： 本申请公开了一种帧内模式决策系统及方法，涉及音视频编码技术领域，该系统包括预处理神经网络和帧内模式决策电路；预处理神经网络，用于根据视频帧的最大编码单元亮度数据，预测获得块划分预测结果并保存至片外存储中；帧内模式决策电路，用于调用片外存储的块划分预测结果，代替原块的块划分决策过程，进一步通过预测模式决策完成最大编码单元的决策过程。由于本申请通过预处理神经网络，提前对最大编码单元亮度数据的块划分结果进行预测，可去除传统模式决策算法中自底向上的块划分搜索过程，极大减少了计算量，这样在后续的帧内模式决策电路中无需过多的硬件电路，极大节省了硬件资源，从而实现了高效率的帧内模式决策硬件设计。
-
公开(公告)号：CN118158406A
公开(公告)日：2024-06-07
申请号：CN202410261815.9
申请日：2024-03-07
申请人： 鹏城实验室
IPC分类号： H04N19/115 , H04N19/513 , H04N19/109
摘要： 本发明涉及视频编码领域，公开一种帧间编码方法、硬件装置、虚拟装置、设备及存储介质，该方法通过接收预测单元的视频帧数据请求；根据候选运动矢量的范围进行参考窗匹配，确定所述视频帧数据请求的目标参考窗；通过所述目标参考窗对所述视频帧数据请求进行应答。由于是根据候选运动矢量的范围进行参考窗匹配，确定用于应答视频帧数据请求的目标参考窗，实现了可以根据运动矢量的范围匹配确定不同的目标参考窗，提高了资源的利用率，在不降低编码质量、解决了模式决策中多个预测单元并行访问可能会出现性能瓶颈的问题。
-
公开(公告)号：CN117408319A
公开(公告)日：2024-01-16
申请号：CN202311329358.4
申请日：2023-10-13
申请人： 鹏城实验室
摘要： 本发明涉及神经网络技术领域，尤其涉及一种神经网络分类器，该神经网络分类器包括：交叉阵列和二值化激活电路；交叉阵列，用于根据神经网络权重对输入的输入电压信号进行点积求和，并将获得的输出电流信号传输至二值化激活电路，神经网络权重以电导的方式存储在交叉阵列中；二值化激活电路，用于将输出电流信号与基准信号进行比较，获得数字信号，并根据数字信号获得分类结果。由于本发明可通过二值化激活电路对输出电流信号与基准信号进行比较，获得数字信号，相比于现有的需通过ADC对模拟电流信号进行模数转换获得数字信号，本发明可通过将输出电流信号与基准信号进行比较的方式获得数字信号，无需使用ADC，进而可降低系统功耗。
-
公开(公告)号：CN118921473A
公开(公告)日：2024-11-08
申请号：CN202411050198.4
申请日：2024-08-01
申请人： 鹏城实验室
IPC分类号： H04N19/42 , H04N19/182
摘要： 本申请公开了一种基于集成电路的样值自适应补偿方法、装置、设备及存储介质，涉及视频编码技术领域，公开了基于集成电路的样值自适应补偿方法，包括：通过预设滑动窗口从目标内存中读取目标编码单元的多个目标像素点对应的像素数据；将各目标像素点对应的像素数据暂存至目标寄存器，并确定处于所述目标寄存器的目标中间区域的多个待处理像素点以及各待处理像素点对应的像素数据；通过计算内核对各待处理像素点对应的像素数据进行并行的样值自适应补偿处理。通过上述方式，实现了在集成电路中对样值自适应补偿算法的并行加速，提高了样值自适应补偿算法在集成电路中的计算速度，同时不增加过大的资源消耗。
-
公开(公告)号：CN118447894A
公开(公告)日：2024-08-06
申请号：CN202410574654.9
申请日：2024-05-10
IPC分类号： G11C11/412 , G11C11/417 , G11C5/06 , G11C5/10
摘要： 本申请公开了一种存内计算单元电路、系统及电子设备，涉及半导体技术领域，该电路包括：NOR Flash阵列电路、多个电容及CMOS传输门阵列电路；NOR Flash阵列电路包括多个NOR Flash单元；CMOS传输门阵列电路包括多个CMOS传输门单元；各个电容与NOR Flash阵列电路连接，各个电容还与CMOS传输门阵列电路连接；NOR Flash阵列电路和CMOS传输门阵列电路所占的总面积少于各个电容所占的面积。将NOR Flash阵列电路和CMOS传输门阵列电路所占的面积设置为小于各个电容的面积，进而降低了存内计算单元电路的总面积，可减少寄生电容的产生，从而提高存内计算的精度。
-
-
-
-
-
-
-
-
-
搜索结果
13 条记录 (耗时 0.031 秒)
