-
公开(公告)号：CN116057705B
公开(公告)日：2024-02-20
申请号：CN202180055195.8
申请日：2021-08-04
Applicant: 高通股份有限公司
IPC: H01L27/02
Abstract: MOS IC包括MOS逻辑单元，其在第一子单元和第二子单元中分别包括第一晶体管逻辑集合和第二晶体管逻辑集合。第一晶体管逻辑集合和第二晶体管逻辑集合在功能上彼此隔离。MOS逻辑单元包括在Mx层上的第一Mx层互连件集合，第一Mx层互连件集合在第一子单元和第二子单元之上在第一方向上延伸。第一Mx层互连件集合的第一子集耦合到第一子单元中的第一晶体管逻辑集合的输入/输出，并且未连接到第二晶体管逻辑集合。第一Mx层互连件集合的第一子集中的每个Mx层互连件从第一子单元的第一晶体管逻辑集合的对应输入/输出延伸到第二子单元，并且是第一晶体管逻辑集合的对应输入/输出。
-
公开(公告)号：CN110869876B
公开(公告)日：2023-12-12
申请号：CN201880045669.9
申请日：2018-06-15
Applicant: 高通股份有限公司
IPC: G06F1/26 , G06F1/3296 , H03K17/00 , H03K17/06 , H03K17/687 , H03K17/693 , H03K19/173
Abstract: 一种功率复用器包括：第一支路，包括与第二晶体管串联耦合在第一电源与功率输出之间的第一晶体管；第二支路，包括与第四晶体管串联耦合在第二电源与功率输出之间的第三晶体管；控制器，被配置为向第一支路和第二支路选择性地确立和解除确立控制信号；第一电压电平移位器，耦合在第二晶体管与控制器之间；以及第二电压电平移位器，耦合在第三晶体管与控制器之间。
-
公开(公告)号：CN110024032B
公开(公告)日：2023-06-09
申请号：CN201780074593.8
申请日：2017-11-06
Applicant: 高通股份有限公司
Abstract: 所提供的装置包括存储器。存储器被配置为接收存储器时钟。该装置还包括单级逻辑门，其被配置为从参考时钟生成存储器时钟。存储器时钟是门控时钟。附加地，存储器时钟具有比参考时钟更宽的脉冲宽度。在示例中，单级逻辑门包括：被配置为上拉存储器时钟的上拉电路，以及被耦合以下拉存储器时钟的下拉电路。在示例中，上拉电路和下拉电路被配置为由参考时钟、经延迟参考时钟和选通信号控制。示例还包括延迟电路，其被配置为从参考时钟生成经延迟参考时钟。示例还包括被配置为生成选通信号的锁存器。
-
公开(公告)号：CN109328396A
公开(公告)日：2019-02-12
申请号：CN201780037498.0
申请日：2017-06-09
Applicant: 高通股份有限公司
IPC: H01L27/02 , H01L23/528 , H01L27/118
Abstract: 一种MOS IC(300)包括在第一标准单元(302a)中的第一接触互连(330)，第一接触互连(330)以第一方向延伸并且接触第一MOS晶体管源极(310)和电压源。此外，MOS IC包括沿着第一边界(344)以第一标准单元和第二标准单元(302b)的第一方向延伸的第一双扩散中断。MOS IC还包括在第一双扩散中断的一部分上延伸的第二接触互连(360)。在一方面，第二接触互连在第一标准单元和第二标准单元两者内，并且耦合到电压源。另外，MOS IC包括以与第一方向正交的第二方向延伸并且将第一接触互连和第二接触互连耦合在一起的第三接触互连。
-
公开(公告)号：CN109328396B
公开(公告)日：2023-06-20
申请号：CN201780037498.0
申请日：2017-06-09
Applicant: 高通股份有限公司
IPC: H01L27/02 , H01L23/528 , H01L27/118
Abstract: 一种MOS IC(300)包括在第一标准单元(302a)中的第一接触互连(330)，第一接触互连(330)以第一方向延伸并且接触第一MOS晶体管源极(310)和电压源。此外，MOS IC包括沿着第一边界(344)以第一标准单元和第二标准单元(302b)的第一方向延伸的第一双扩散中断。MOS IC还包括在第一双扩散中断的一部分上延伸的第二接触互连(360)。在一方面，第二接触互连在第一标准单元和第二标准单元两者内，并且耦合到电压源。另外，MOS IC包括以与第一方向正交的第二方向延伸并且将第一接触互连和第二接触互连耦合在一起的第三接触互连。
-
Patent Agency Ranking
公开(公告)号：CN116194924A
公开(公告)日：2023-05-30
申请号：CN202180063898.5
申请日：2021-07-28
Applicant: 高通股份有限公司
IPC: G06F30/394
Abstract: MOS IC包括相邻的晶体管逻辑的第一集合和晶体管逻辑的第二集合，每一者包括在第一方向上以相同的栅极间距延伸的共线栅极互连。晶体管逻辑的第一集合具有第一单元高度h1和在第二方向上单向延伸的第一数目的Mx层轨道，该第二方向与第一方向正交。晶体管逻辑的第二集合具有第二单元高度h2和在第二方向上单向延伸的第二数目的Mx层轨道，其中h2>h1，并且第二数目的Mx层轨道大于第一数目的Mx层轨道。以下中的至少一者：高度比率hR＝h2/h1为非整数值，或者晶体管逻辑的第一集合的子集和晶体管逻辑的第二集合的子集在一个逻辑单元内。
-
公开(公告)号：CN113728389A
公开(公告)日：2021-11-30
申请号：CN202080028722.1
申请日：2020-04-16
Applicant: 高通股份有限公司
IPC: G11C11/419 , G11C7/06
Abstract: 电荷转移晶体管耦合在位线与用于感测放大器的感测节点之间。在读取操作期间，电荷转移驱动器驱动电荷转移晶体管的栅极电压以控制电荷转移晶体管在电荷转移时段期间是否导通。在电荷转移时段之前，位单元耦合到位线以将位单元影响电压驱动到位线上。电荷转移驱动器驱动栅极电压，使得电荷转移晶体管仅在位单元影响电压等于位线的预充电电压时导通。
-
-
公开(公告)号：CN116057705A
公开(公告)日：2023-05-02
申请号：CN202180055195.8
申请日：2021-08-04
Applicant: 高通股份有限公司
IPC: H01L27/02
Abstract: MOS IC包括MOS逻辑单元，其在第一子单元和第二子单元中分别包括第一晶体管逻辑集合和第二晶体管逻辑集合。第一晶体管逻辑集合和第二晶体管逻辑集合在功能上彼此隔离。MOS逻辑单元包括在Mx层上的第一Mx层互连件集合，第一Mx层互连件集合在第一子单元和第二子单元之上在第一方向上延伸。第一Mx层互连件集合的第一子集耦合到第一子单元中的第一晶体管逻辑集合的输入/输出，并且未连接到第二晶体管逻辑集合。第一Mx层互连件集合的第一子集中的每个Mx层互连件从第一子单元的第一晶体管逻辑集合的对应输入/输出延伸到第二子单元，并且是第一晶体管逻辑集合的对应输入/输出。
-
公开(公告)号：CN116018681A
公开(公告)日：2023-04-25
申请号：CN202180054719.1
申请日：2021-07-30
Applicant: 高通股份有限公司
IPC: H01L23/535
Abstract: 场效应晶体管(FET)电路采用顶侧接触件和背侧接触件，用于FET的功率信号和逻辑信号的顶侧布线和背侧布线。提供了一种包括FET的FET电路，该FET包括导电沟道、源极、漏极和栅极。该FET电路还包括顶侧金属接触件，该顶侧金属接触件与该FET的源极、该漏极和该栅极中的至少一者电耦合。该FET电路还包括背侧金属接触件，该背侧金属接触件与该FET的该源极、该漏极和该栅极中的至少一者电耦合。该FET电路还包括顶侧金属线和背侧金属线，该顶侧金属线和背侧金属线相应电耦合到该顶侧金属接触件和该背侧金属接触件，以向该FET提供功率布线和信号布线。还提供了包括PFET和NFET的互补金属氧化物半导体(CMOS)电路，PFET和NFET各自包括用于功率布线和信号布线的顶侧接触件和背侧接触件。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.027 seconds)
