公开(公告)号：CN107533452A

公开(公告)日：2018-01-02

申请号：CN201680022523.3

申请日：2016-03-21

申请人： 高通股份有限公司

发明人： 肯尼思·艾伦·多克瑟尔 ,  迈克尔·托马斯·迪布里诺 ,  帕蒂克·苏尼尔·拉尔

IPC分类号： G06F5/01 ,  G06F7/535 ,  G06F7/537

摘要： 系统和方法涉及被除数除以除数以及快速结果格式化。确定所述被除数和所述除数的前导符号位的计数。基于所述被除数和所述除数的相应的前导符号位的计数归一化所述被除数和所述除数，以相应地获得经归一化的被除数和经归一化的除数。所述除法的商的有效商位的精确数目基于所述经归一化的被除数、所述经归一化的除数以及所述被除数和除数的前导符号位的所述计数，且用以基于此精确数目确定所述商的前导位的正确位置。通过将所述前导位放置在所述正确位置处或附近且将较低有效位附加到所述前导位的右侧来产生所述商。因此，在格式化所述结果时避免每一迭代中的左移位和较大的最终移位。

公开(公告)号：CN107567613A

公开(公告)日：2018-01-09

申请号：CN201680022871.0

申请日：2016-03-28

申请人： 高通股份有限公司

发明人： 迈克尔·托马斯·迪布里诺 ,  肯尼思·艾伦·多克瑟尔 ,  帕蒂克·苏尼尔·拉尔

IPC分类号： G06F7/52 ,  G06F7/537 ,  G06F7/552

摘要： 系统及方法涉及除法/根计算单元。根据关于除法/根计算的斯维尼、罗伯森及托赫尔SRT算法的查找表存储在存储器中。与对应于除数/根估计的所选择列有关的信息存储在高速存储器中。使用所高速缓存的信息来迭代地执行除法/根计算以改进存取时间且减少在每次迭代时存取所述整个查找表的等待时间。在每一迭代中，基于当前部分余数从所述高速缓存信息确定商/根，且基于所述商/根、所述除数/根估计以及所述当前部分余数而产生下一部分余数。