公开(公告)号：CN111239745A

公开(公告)日：2020-06-05

申请号：CN201911412201.1

申请日：2019-12-31

申请人： 飞依诺科技(苏州)有限公司

发明人： 郭震 ,  周鄂林 ,  凌涛

IPC分类号： G01S15/89 ,  G01S7/539 ,  G01S7/536 ,  G01S7/527 ,  G01N29/44 ,  G01N29/06

摘要： 本申请涉及一种波束合成处理方法、装置、计算机设备和存储介质。所述方法包括：接收多个接收通道对应的前端接收数据；接收CPU传输的控制指令，控制指令携带有多个接收通道的位置信息、多根接收线的坐标信息，以及各接收线中包含的采样点的信息；根据多个接收通道的位置信息、多根接收线的坐标信息以及各接收线中包含的采样点的信息，对多个接收通道对应的前端接收数据进行合成得到多根接收线的接收数据。采用本方法通过将多通道的前端接收数据直接传输至图形处理器GPU中，提高了数据传输效率，从而满足波束合成的实时性需求，且能够满足后续处理需要的中间图像的数据质量。

公开(公告)号：CN110457254A

公开(公告)日：2019-11-15

申请号：CN201910749920.6

申请日：2019-08-14

申请人： 飞依诺科技(苏州)有限公司

发明人： 王伟 ,  周鄂林

IPC分类号： G06F15/17 ,  G06F15/78 ,  H04L1/00

摘要： 本发明提供一种提高超声设备接口传输利用率的方法及配置系统，所述方法包括：S1、将自AFE芯片接收的每一路数据依次写入对应的第一FIFO寄存器中；S2、将第一FIFO寄存器中存储的数据按照从低位至高位的顺序写入对应的第二FIFO寄存器；S3、按照数据写入每一第二FIFO寄存器的顺序，分别将与每一第二FIFO寄存器位宽相同的数据依次拼接成若干个32*M位的数据，并按照其拼接顺序分别自同一序号开始顺序编号；S4、按照通路顺序排序的次序将编号相同的32*M位的数据自低位至高位排列为数据组；按照组号自低至高的顺序将数据组自低位至高位顺序排列形成数据序列；自数据序列的低位至高位依次拼接为位宽为W3的数据顺序输出。本发明有效地提了高PCIE传输带宽的利用率。

公开(公告)号：CN110457254B

公开(公告)日：2021-08-24

申请号：CN201910749920.6

申请日：2019-08-14

申请人： 飞依诺科技(苏州)有限公司

发明人： 王伟 ,  周鄂林

IPC分类号： G06F15/17 ,  G06F15/78 ,  H04L1/00

摘要： 本发明提供一种提高超声设备接口传输利用率的方法及配置系统，所述方法包括：S1、将自AFE芯片接收的每一路数据依次写入对应的第一FIFO寄存器中；S2、将第一FIFO寄存器中存储的数据按照从低位至高位的顺序写入对应的第二FIFO寄存器；S3、按照数据写入每一第二FIFO寄存器的顺序，分别将与每一第二FIFO寄存器位宽相同的数据依次拼接成若干个32*M位的数据，并按照其拼接顺序分别自同一序号开始顺序编号；S4、按照通路顺序排序的次序将编号相同的32*M位的数据自低位至高位排列为数据组；按照组号自低至高的顺序将数据组自低位至高位顺序排列形成数据序列；自数据序列的低位至高位依次拼接为位宽为W3的数据顺序输出。本发明有效地提了高PCIE传输带宽的利用率。