专利检索 ap:("锐迪科微电子(上海)有限公司") AND inv:"谢睿" 第 1 页

1.

发明公开
数字版图的设计方法及装置、电子设备及芯片审中-实审

公开(公告)号：CN118862805A

公开(公告)日：2024-10-29

申请号：CN202411155227.3

申请日：2024-08-21

申请人： 锐迪科微电子(上海)有限公司

发明人： 闫潇 , 谢睿 , 徐洋溢

IPC分类号： G06F30/392 , G06F30/396

摘要： 本公开公开了一种数字版图的设计方法及装置、电子设备及芯片。其中，数字版图的设计方法包括：利用布局布线工具生成数字版图；将数字版图转换为对应的模拟版图；根据模拟版图进行仿真，得到数字域时钟树的性能指标；响应于所述性能指标不符合设计要求，对模拟版图进行优化处理，直至所述性能指标符合设计要求，利用布局布线工具生成与目标模拟版图对应的目标数字版图；其中，目标模拟版图为与性能指标符合设计要求的数字域时钟树对应的模拟版图。本公开利用模拟仿真方法的优势更加全面、准确地评估数字域时钟树的各项性能指标，与现有技术中进行数字仿真相比，能够在同等资源情况下设计出性能更优的数字域时钟树，并极大地减少设计周期。