-
公开(公告)号：CN102281116B
公开(公告)日：2017-02-01
申请号：CN201010198475.8
申请日：2010-06-11
Applicant: 重庆重邮信科通信技术有限公司
IPC: H04J13/10
Abstract: 本发明公开了一种生成GOLD序列的方法，使用两个31级反馈移位寄存器分别保存x1序列和x2序列的31个初始比特值；每次对反馈移位寄存器中的31个x1序列比特位并行计算得到28个x1序列后续比特，对反馈移位寄存器中的31个x2序列比特位并行计算得到28个x2序列的后续比特；当已获得的x1序列和x2序列长度大于或等于NC比特时，将移位寄存器中保存的位数不低于NC的x1序列与相同位x2序列并行异或生成相应的c(n)；将已获得的x1序列及x2序列的高31比特分别顺序存放到反馈移位寄存器中。同时，本发明还公开了一种生成GOLD序列的装置；本发明的GOLD序列计算方法及装置采用了28路并行计算x1序列、x2序列及c(n)序列，一次计算可生成28位GOLD序列比特，减小了计算GOLD序列的时间开销，提高了GOLD序列的计算速度。
-
公开(公告)号：CN105790877A
公开(公告)日：2016-07-20
申请号：CN201410820585.1
申请日：2014-12-25
Applicant: 重庆重邮信科通信技术有限公司
IPC: H04J13/10
Abstract: 本发明涉及通信系统数字信号处理领域，提供扰码快速生成装置，包括X序列产生器、Y序列产生器、第一异或单元、第二异或单元，还包括状态存储器、掩码存储器、X序列索引计算器和Y序列索引计算器；所述状态存储器中存储了X序列产生器和Y序列产生器分别所需的寄存器状态；所述掩码存储器中存储了X序列产生器和Y序列产生器分别所需的掩码；还提供扰码快速生成方法；本发明采用预先存储寄存器状态和掩码来实现，能够快速的产生所需的扰码，且充分利用扰码与X序列和Y序列的关系特征，减少了存储空间，运算比较简单。
-
公开(公告)号：CN104734764A
公开(公告)日：2015-06-24
申请号：CN201310721749.0
申请日：2013-12-24
Applicant: 重庆重邮信科通信技术有限公司
Abstract: 本发明公开了一种增强型长期演进LTE-A上行处理方法及装置，主要特点是将上行处理过程中的物理上行共享信道PUSCH基带多发射信号生成中的预编码在PUSCH基带多发射信号生成中的单载波频分多址SC_FDMA信号生成之后执行，或者是将PUSCH基带多发射信号生成中的预编码在PUSCH基带信号的正交频分复用OFDM符号成形和发射中的自动功率控制APC因子加权之后执行，从而减少SC_FDMA信号生成过程中的运算量，提高LTE-A的上行处理和发送效率。
-
公开(公告)号：CN103595513A
公开(公告)日：2014-02-19
申请号：CN201210290495.7
申请日：2012-08-15
Applicant: 重庆重邮信科通信技术有限公司
Abstract: 本发明公开了一种HARQ数据存取方法，包括：HARQ数据存取装置的片上存储器包括多个存储单元和至少一个读缓存单元；当接收到解速率匹配后或重传合并后的编码块时，如果存在空闲的存储单元，将校验错误的编码块保存到空闲的存储单元；如果不存在空闲的存储单元，将校验错误的编码块保存到片外存储器；如果存在空闲的读缓存单元，读取片外存储器中需要最先处理的编码块并保存到空闲的读缓存单元中；在重传合并时，从所述存储单元或读缓存单元中读取先前数据编码块进行重传数据合并。本发明还公开了一种相应的HARQ数据存取装置，本发明的技术方案能有效的克服现有技术中存在的由于片外存储器访问冲突造成的HARQ系统获取编码块延迟的问题，提高HARQ系统工作效率。
-
公开(公告)号：CN102447521A
公开(公告)日：2012-05-09
申请号：CN201010500202.4
申请日：2010-09-30
Applicant: 重庆重邮信科通信技术有限公司
IPC: H04L1/00
Abstract: 本发明提供一种第三代移动通信长期演进系统解速率匹配方法及装置，所述方法首先判断是否进行重传合并，若是则将上一次解交织的数据写入存储器3再进行解重复解打孔，否则直接对接收数据进行解重复解打孔，其次分别对解比特收集分出的三路数据进行解交织，若进行重传合并操作，则将存储器3中的数据读出与本次解交织的数据进行合并，并再次写入存储器3，否则将本次解交织的数据写入存储器3中；并提供了相应装置；本发明中将单独分配用于存储解重复解打孔数据的存储器删除，并将重传合并延后进行，使得存储器3共用，从而节省了一块存储器，减少了硬件资源；并进而每次能同时计算P_NUM个地址，处理效率提高了P_NUM倍。
-
Patent Agency Ranking
公开(公告)号：CN102447521B
公开(公告)日：2016-10-05
申请号：CN201010500202.4
申请日：2010-09-30
Applicant: 重庆重邮信科通信技术有限公司
IPC: H04L1/00
Abstract: 本发明提供一种第三代移动通信长期演进系统解速率匹配方法及装置，所述方法首先判断是否进行重传合并，若是则将上一次解交织的数据写入存储器3再进行解重复解打孔，否则直接对接收数据进行解重复解打孔，其次分别对解比特收集分出的三路数据进行解交织，若进行重传合并操作，则将存储器3中的数据读出与本次解交织的数据进行合并，并再次写入存储器3，否则将本次解交织的数据写入存储器3中；并提供了相应装置；本发明中将单独分配用于存储解重复解打孔数据的存储器删除，并将重传合并延后进行，使得存储器3共用，从而节省了一块存储器，减少了硬件资源；并进而每次能同时计算P_NUM个地址，处理效率提高了P_NUM倍。
-
公开(公告)号：CN102855156B
公开(公告)日：2015-05-27
申请号：CN201110182489.5
申请日：2011-06-30
Applicant: 重庆重邮信科通信技术有限公司
IPC: G06F9/48
Abstract: 本发明属于涉及嵌入式系统领域，特别涉及一种中断控制器，包括接口模块、中断采样模块、中断选择模块和中断处理模块，利用类似插队的先进先出存储器实现不同优先级的排队，并且对同一中断源多次到达未处理也不会丢失中断，并提出了交互与非交互模式的概念，在同一个中断输出信号还未响应前，不再触发新的中断，而是把中断缓存在中断编号缓存模块的FIFO中，等MCU处理的中断服务程序退出时，清除中断临时屏蔽寄存器，避免了由于中断过多导致MCU处理不及时而丢掉中断的问题，并且中断控制器中断屏蔽过程中，可以通过中断编号存储模块缓存中断，在中断开启后，能够完整的恢复屏蔽期间的中断，本发明还提供了一种中断控制方法。
-
公开(公告)号：CN104572515A
公开(公告)日：2015-04-29
申请号：CN201310516574.X
申请日：2013-10-28
Applicant: 重庆重邮信科通信技术有限公司
IPC: G06F13/16
CPC classification number: G06F13/1668
Abstract: 本发明实施例涉及通信技术领域，公开了一种跟踪模块、方法、系统和片上系统芯片。其中，该跟踪模块包括：跟踪配置单元，用于获取跟踪配置信息，并配置跟踪触发条件；所述跟踪配置信息包括所述跟踪触发条件、至少一个存储地址；跟踪产生单元，用于在所述跟踪触发条件满足时，根据所述存储地址通过总线访问对应的存储单元和/或寄存器，以获取所述存储单元和/或寄存器中存储的信息作为跟踪信息；跟踪输出单元，用于输出所述跟踪信息。实施本发明实施例，可以实现在不影响片上系统芯片中各模块运行的情况下，对片上系统芯片的存储单元和/或寄存器存储的数据进行采集和输出。
-
公开(公告)号：CN102736951B
公开(公告)日：2014-08-13
申请号：CN201110080904.6
申请日：2011-03-31
Applicant: 重庆重邮信科通信技术有限公司
IPC: G06F9/48
Abstract: 本发明涉及片上系统领域，尤其涉及一种片上系统模块调用方法和装置，所述方法包括：主控器配置DMA接口模块和硬件加速器模块，并设置硬件加速器模块采用DMA启动方式启动；硬件加速器模块运行完毕，发送中断给中断处理模块；中断处理模块接收到硬件处理模块发送的运行完毕中断，发送响应给主控器，主控器配置DMA接口模块输出数据；中断处理模块接收到DMA接口模块输出数据完毕中断，则调用结束；所述装置包括主控器模块、中断处理模块、DMA接口模块、至少1个硬件加速器模块；本发明能够减少主控器接收到的DMA中断次数，简化操作流程，减少了主控器处理数据的时间。
-
公开(公告)号：CN102693193A
公开(公告)日：2012-09-26
申请号：CN201210126074.0
申请日：2012-04-26
Applicant: 重庆重邮信科通信技术有限公司
IPC: G06F13/10
Abstract: 本发明公开了一种中断辅助处理装置，包括：触发控制模块，接收外设中断，获取外设中断对应的中断服务例程存储位置并发送到指令解析模块；指令解析模块，根据所述中断服务例程存储位置从指令存储模块读取中断服务例程代码并解析；指令存储模块，保存中断辅助处理装置处理的各外设中断的中断服务例程；指令执行模块，执行解析后的中断服务例程代码；产生中断辅助处理装置中断及中断辅助处理装置中断信息通过处理器接口模块发送到处理器；处理器接口模块和外设接口模块。本发明的装置能有效减少处理器响应中断的频率，提高系统效率，本发明还同时提供了一种相应的实时系统及中断处理方法。
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.03 seconds)
