-
公开(公告)号：CN112003791A
公开(公告)日：2020-11-27
申请号：CN202010877964.X
申请日：2020-08-27
Applicant: 重庆邮电大学
IPC: H04L12/801 , H04L12/851 , H04L12/863 , H04L29/08
Abstract: 本发明请求保护一种基于TSN的自适应调节时隙窗口和带宽共享的工业物联网，具体包括以下步骤：首先网络中不同类型的流量按照既定的流量类分类，按照FIFO的原则放入对应的队列中，当信道空闲，存在排队待发送的帧；检查对应的门，如果对应的门是关闭的，等待对应的门开启；如果对应的门是开启状态，进入下一步；检查对应的时隙窗口，如满足传输条件则准备传输；如果传输的信道空闲，顺利发送数据；当传输的信道繁忙，系统激活自适应带宽共享ABS机制和动态自适应时隙开窗ASW机制；当系统的QoS在正常范围中时，系统无需更改传输结构，当QoS接近阈值，即延迟接近STHigh时系统按需调整对应的门控条目。
-
公开(公告)号：CN111966571B
公开(公告)日：2023-05-12
申请号：CN202010807124.6
申请日：2020-08-12
Applicant: 重庆邮电大学
Abstract: 本发明请求保护一种基于ARM‑FPGA协处理器异构平台的时间估算协同处理方法，应用于大数据存储单元和计算单元分离的场景中。通过AXI协议接口将高性能硬件FPGA协处理器部署于存储单元中，以增强存储单元结点处的数据处理能力，为海量数据的预处理提供算力。当源数据中冗余信息过少时，如果再进行源数据预处理，反而会增加存储单元数据交互时间和数据预处理的时间，并不能合理减少整个过程的时延问题。因此，通过概率方式对源数据预处理量多少的预估，从而决策是否需要进行数据预处理。再通过时间估算法对整个过程中时间开销进行预估，其包含源数据提取，传输通信和计算等时延的总和。最终，选择合适处理器进行数据处理，使得效率最大化，提升系统整体性能。
-
Patent Agency Ranking
公开(公告)号：CN112732634B
公开(公告)日：2022-12-27
申请号：CN202110018461.1
申请日：2021-01-07
Applicant: 重庆邮电大学
IPC: G06F15/78 , G06F15/177
Abstract: 本发明请求保护一种面向边缘计算的ARM‑FPGA协同硬件资源局部动态重构处理方法，针对面向边缘计算的异构体系中，任务间频繁的任务切换，而不考虑硬件平台处理特性的问题，将硬件处理器(FPGA)独立用作可重构的加速运算单元，把大量计算任务迁移至可重构的硬件资源上，以保证高性能计算任务的独立性，实现局部资源动态重构中协处理器FPGA硬件任务调度优化、任务处理间的更大的并行性和各任务时间的可预测性，提高了面向边缘计算异构平台的整体运行效率。
-
公开(公告)号：CN111970212A
公开(公告)日：2020-11-20
申请号：CN202010877232.0
申请日：2020-08-27
Applicant: 重庆邮电大学
IPC: H04L12/851 , H04L29/08
Abstract: 本发明请求保护一种基于TSN网络和OPC UA架构的确定性通信系统，其特征在于，包括：嵌入式OPC UA服务器、TSN时间敏感网络及OPC UA客户端，其中，嵌入式OPC UA服务器用于负责连接工业现场的设备、机器、传感器；TSN时间敏感网络用于作为整个系统的通信载体；OPC UA客户端用于读取现场级数据、操作设备，为上层应用提供数据和操作功能。本发明将OPC UA嵌入式服务器与TSN网络结合起来实现。这样即兼容了OPC UA强大的面向对象的信息模型来描述语义丰富的系统，实现复杂工业现场的数据互通，又通过IEEE TSN的网络在联网中提供可靠的确定性，实现端到端的实时传输数据。
-
公开(公告)号：CN112732634A
公开(公告)日：2021-04-30
申请号：CN202110018461.1
申请日：2021-01-07
Applicant: 重庆邮电大学
IPC: G06F15/78 , G06F15/177
Abstract: 本发明请求保护一种面向边缘计算的ARM‑FPGA协同硬件资源局部动态重构处理方法，针对面向边缘计算的异构体系中，任务间频繁的任务切换，而不考虑硬件平台处理特性的问题，将硬件处理器(FPGA)独立用作可重构的加速运算单元，把大量计算任务迁移至可重构的硬件资源上，以保证高性能计算任务的独立性，实现局部资源动态重构中协处理器FPGA硬件任务调度优化、任务处理间的更大的并行性和各任务时间的可预测性，提高了面向边缘计算异构平台的整体运行效率。
-
公开(公告)号：CN111966571A
公开(公告)日：2020-11-20
申请号：CN202010807124.6
申请日：2020-08-12
Applicant: 重庆邮电大学
Abstract: 本发明请求保护一种基于ARM-FPGA协处理器异构平台的时间估算协同处理方法，应用于大数据存储单元和计算单元分离的场景中。通过AXI协议接口将高性能硬件FPGA协处理器部署于存储单元中，以增强存储单元结点处的数据处理能力，为海量数据的预处理提供算力。当源数据中冗余信息过少时，如果再进行源数据预处理，反而会增加存储单元数据交互时间和数据预处理的时间，并不能合理减少整个过程的时延问题。因此，通过概率方式对源数据预处理量多少的预估，从而决策是否需要进行数据预处理。再通过时间估算法对整个过程中时间开销进行预估，其包含源数据提取，传输通信和计算等时延的总和。最终，选择合适处理器进行数据处理，使得效率最大化，提升系统整体性能。
-
公开(公告)号：CN111522225A
公开(公告)日：2020-08-11
申请号：CN202010392264.1
申请日：2020-05-11
Applicant: 重庆邮电大学
IPC: G05B11/42
Abstract: 本发明请求保护一种于改进的粒子群算法对调阻机PID控制系统参数优化方法，涉及到粒子群算法改进和调阻机控制系统的优化。引入边界缝合机制和杂交机制优化粒子群算法，边界缝合机制能在粒子迭代过程中，可以让粒子一直有效，保证算法的搜索速率；交叉操作能增强粒子间区域的搜索能力，强化粒子群的寻优能力。在粒子群算法更新迭代过程中加了杂交操作，得到新的粒子(即得到粒子新的位置与速度)，引入边界缝合机制，判断得到的粒子是否越界，越是越界则做边界处理，否则跳过。改进的粒子群算法优化调阻机控制系统，新算法优化调阻机PID控制系统的Kp、Ki、Kd参数，能有效解决调阻机控制系统在运行过程中，响应时间长，影响调阻机控制精度的问题。
-
-
-
-
-
-
Search Results
7
records
(took 0.017 seconds)
