-
公开(公告)号：CN115396250B
公开(公告)日：2024-07-12
申请号：CN202210458084.8
申请日：2022-04-27
Applicant: 迈络思科技有限公司
Abstract: 本发明涉及具有一致事务排序的多插槽网络接口控制器。计算装置包括主机，该主机包括至少第一和第二主机总线接口。网络总线控制器(NIC)包括：网络端口，用于连接到分组通信网络；以及第一和第二NIC总线接口，其分别通过第一和第二外围组件总线与第一和第二主机总线接口通信。分组处理逻辑响应于通过网络端口接收的分组，在直接存储器访问(DMA)事务的序列中通过第一和第二NIC总线接口同时将数据写入主机存储器，并且在写入任何给定DMA事务中的数据后，针对给定DMA事务将完成报告写入主机存储器，同时验证只有在给定DMA事务中的所有数据已经被写入主机存储器后完成报告才可用于CPU。
-
公开(公告)号：CN115686163A
公开(公告)日：2023-02-03
申请号：CN202210771834.7
申请日：2022-06-30
Applicant: 迈络思科技有限公司
Abstract: 本公开涉及具有隐含复位信号的外围设备。外围设备包括总线接口和电路。总线接口配置为根据指定由主机断言的物理复位信号的外围总线规范连接到外围总线以与主机通信。电路被配置为：执行预定义逻辑，该预定义逻辑评估指示主机即将断言物理复位信号的复位条件；以及响应于满足复位条件而执行复位程序。
-
公开(公告)号：CN115396250A
公开(公告)日：2022-11-25
申请号：CN202210458084.8
申请日：2022-04-27
Applicant: 迈络思科技有限公司
Abstract: 本发明涉及具有一致事务排序的多插槽网络接口控制器。计算装置包括主机，该主机包括至少第一和第二主机总线接口。网络总线控制器(NIC)包括：网络端口，用于连接到分组通信网络；以及第一和第二NIC总线接口，其分别通过第一和第二外围组件总线与第一和第二主机总线接口通信。分组处理逻辑响应于通过网络端口接收的分组，在直接存储器访问(DMA)事务的序列中通过第一和第二NIC总线接口同时将数据写入主机存储器，并且在写入任何给定DMA事务中的数据后，针对给定DMA事务将完成报告写入主机存储器，同时验证只有在给定DMA事务中的所有数据已经被写入主机存储器后完成报告才可用于CPU。
-
-
Search Results
3
records
(took 0.048 seconds)
