公开(公告)号：CN103593164A

公开(公告)日：2014-02-19

申请号：CN201310356578.6

申请日：2013-08-15

Applicant: 辉达公司

Inventor： 本·赫兹伯格 ,  纳瑟·塔克

IPC: G06F9/30

CPC classification number: G06F9/30174 ,  G06F9/322 ,  G06F9/3808

Abstract: 一种处理系统包括微处理器、布置在微处理器内的硬件解码器、以及可操作地耦连到微处理器的转译器。硬件解码器配置为解码非本地于微处理器的指令代码用于在微处理器中执行。转译器配置为形成本地于微处理器的指令集中的指令代码的转译并且将转译中的分支指令连接到链接存根。链接存根配置为选择性地使得在分支指令的目标地址处的附加指令代码被接收在硬件解码器中而不使得处理系统搜索在目标地址处的附加指令代码的转译。

公开(公告)号：CN103425458A

公开(公告)日：2013-12-04

申请号：CN201310187482.1

申请日：2013-05-20

Applicant: 辉达公司

Inventor： 鲁珀特·布劳赫 ,  马杜·斯沃尔那 ,  罗斯·泽格尔肯 ,  戴维·邓恩 ,  本·赫兹伯格

IPC: G06F9/30

CPC classification number: G06F9/45516 ,  G06F9/30174

Abstract: 一种包括微处理器核心和转译器的处理系统。微处理器核心内布置：硬件解码器，配置为选择性地解码指令用于在微处理器核心中执行；以及逻辑结构，配置为跟踪硬件解码器的使用。转译器可操作地耦连到逻辑结构并配置为基于由逻辑结构所确定的硬件解码器的使用，来选择性地转译指令用于在微处理器核心中执行。

公开(公告)号：CN103593164B

公开(公告)日：2016-06-08

申请号：CN201310356578.6

申请日：2013-08-15

Applicant: 辉达公司

Inventor： 本·赫兹伯格 ,  纳瑟·塔克

IPC: G06F9/30

CPC classification number: G06F9/30174 ,  G06F9/322 ,  G06F9/3808

Abstract: 一种处理系统包括微处理器、布置在微处理器内的硬件解码器、以及可操作地耦连到微处理器的转译器。硬件解码器配置为解码非本地于微处理器的指令代码用于在微处理器中执行。转译器配置为形成本地于微处理器的指令集中的指令代码的转译并且将转译中的分支指令连接到链接存根。链接存根配置为选择性地使得在分支指令的目标地址处的附加指令代码被接收在硬件解码器中而不使得处理系统搜索在目标地址处的附加指令代码的转译。

公开(公告)号：CN104049942A

公开(公告)日：2014-09-17

申请号：CN201410096292.3

申请日：2014-03-14

Applicant: 辉达公司

Inventor： 纳瑟·塔克 ,  亚历山大·克莱贝尔 ,  罗斯·泽格尔肯 ,  戴维·邓恩 ,  本·赫兹伯格 ,  鲁珀特·布劳赫 ,  托马斯·基斯特勒 ,  吉列尔莫·J·罗扎斯 ,  马杜·斯沃尔那

IPC: G06F9/30

CPC classification number: G06F9/30145 ,  G06F9/30174 ,  G06F9/30189 ,  G06F9/3808 ,  G06F11/3466 ,  G06F11/3471 ,  G06F2201/81 ,  G06F2201/86 ,  G06F2201/865 ,  G06F2201/88

Abstract: 本发明提供了剖析代码部分以生成转译。本公开提供可在硬件解码器模式和转译模式中操作的微处理系统。在硬件解码器模式中，硬件解码器接收非本地ISA指令并且将其解码成本地指令用于在处理管线中执行。在转译模式中，非本地ISA指令的本地转译在处理管线中执行而不使用硬件解码器。系统包括存储在硬件中的代码部分简档，其响应于硬件解码器的使用以执行非本地ISA代码的部分而动态地改变。代码部分简档然后用来动态地形成可在转译模式中执行的新的本地转译。