基于动态二进制重写器架构的轻量级服务

    公开(公告)号:CN102483700B

    公开(公告)日:2016-07-06

    申请号:CN201080038984.2

    申请日:2010-08-31

    CPC classification number: G06F9/45525

    Abstract: 本发明涉及基于动态二进制重写器(DBR)架构的采样,该DBR架构为程序分析来平衡独立的内核。该架构包括硬件性能监控器,作为独立进程执行的DBR服务以及执行在客户进程内部的轻量级DBR代理。该DBR服务聚集来自硬件性能监控器的样本,通过推断热样本周边的程序结构来执行区域选择,在所选择的区域上执行转换(例如,优化),以及生成替换代码。然后该DBR代理补丁客户进程以使用该替换代码。

    异构核心的自动加载平衡

    公开(公告)号:CN103562870B

    公开(公告)日:2016-05-18

    申请号:CN201280023366.X

    申请日:2012-05-11

    CPC classification number: G06F9/5083

    Abstract: 本发明公开了一种用于在多个异构处理器核心之间有效自动调度工作单元的执行的系统和方法。处理节点包括:第一处理器核心,其具有通用微架构;和第二处理器核心,其具有单指令多数据微架构。计算机程序包括一个或多个计算内核或函数调用。编译器计算给定函数调用的预运行时信息。运行时调度程序通过使所述一个或多个内核中的每个匹配相关数据记录来产生一个或多个工作单元。调度程序至少部分基于已计算的预运行时信息将工作单元分配到第一处理器核心或第二处理器核心。此外,调度程序能够基于对应于与等待工作单元相同的内核的其它工作单元的动态运行时行为而改变所述等待工作单元的原始分配。

    异构核心的自动加载平衡

    公开(公告)号:CN103562870A

    公开(公告)日:2014-02-05

    申请号:CN201280023366.X

    申请日:2012-05-11

    CPC classification number: G06F9/5083

    Abstract: 本发明公开了一种用于在多个异构处理器核心之间有效自动调度工作单元的执行的系统和方法。处理节点包括:第一处理器核心,其具有通用微架构;和第二处理器核心,其具有单指令多数据微架构。计算机程序包括一个或多个计算内核或函数调用。编译器计算给定函数调用的预运行时信息。运行时调度程序通过使所述一个或多个内核中的每个匹配相关数据记录来产生一个或多个工作单元。调度程序至少部分基于已计算的预运行时信息将工作单元分配到第一处理器核心或第二处理器核心。此外,调度程序能够基于对应于与等待工作单元相同的内核的其它工作单元的动态运行时行为而改变所述等待工作单元的原始分配。

    基于动态二进制重写器架构的轻量级服务

    公开(公告)号:CN102483700A

    公开(公告)日:2012-05-30

    申请号:CN201080038984.2

    申请日:2010-08-31

    CPC classification number: G06F9/45525

    Abstract: 本发明涉及基于动态二进制重写器(DBR)架构的采样,该DBR架构为程序分析来平衡独立的内核。该架构包括硬件性能监控器,作为独立进程执行的DBR服务以及执行在客户进程内部的轻量级DBR代理。该DBR服务聚集来自硬件性能监控器的样本,通过推断热样本周边的程序结构来执行区域选择,在所选择的区域上执行转换(例如,优化),以及生成替换代码。然后该DBR代理补丁客户进程以使用该替换代码。

Patent Agency Ranking