公开(公告)号：CN102929755B

公开(公告)日：2015-03-04

申请号：CN201210366315.9

申请日：2012-09-27

Applicant: 许继集团有限公司 ,  河南许继仪表有限公司 ,  国家电网公司 ,  国网天津市电力公司

Inventor： 万鸿俊 ,  庞浩 ,  林向阳 ,  都正周 ,  马永武 ,  孙超亮 ,  歹志阳 ,  王林 ,  张斌斌 ,  张书同

IPC: G06F11/26

Abstract: 本发明涉及一种CPU模块地址和数据总线的故障检测方法，属于电子产品制造技术领域。本发明通过首先在操作RAM之前将CPU的IO口线全部设置为低电平输出状态；再向RAM的连续地址范围依次置高一根数据线写入数据再读回验证，用于检测CPU的数据总线短路和断路情况；然后依次置高一根地址线向RAM写入低位不同且其余高位为0的不同数据，读回验证；最后换成高位不同且其余低位为0的数据做相同测试，用于检测CPU的地址总线短路断路情况以及地址总线与数据总线之间的短路情况。本发明能够快速和可靠的检测CPU模块在大规模生产过程因为制板和焊接所导致的地址和数据总线出现故障的问题。

公开(公告)号：CN102929755A

公开(公告)日：2013-02-13

申请号：CN201210366315.9

申请日：2012-09-27

Applicant: 许继集团有限公司 ,  河南许继仪表有限公司 ,  国家电网公司

Inventor： 万鸿俊 ,  庞浩 ,  林向阳 ,  都正周 ,  马永武 ,  孙超亮 ,  歹志阳 ,  王林 ,  张斌斌 ,  张书同

IPC: G06F11/26

Abstract: 本发明涉及一种CPU模块地址和数据总线的故障检测方法，属于电子产品制造技术领域。本发明通过首先在操作RAM之前将CPU的IO口线全部设置为低电平输出状态；再向RAM的连续地址范围依次置高一根数据线写入数据再读回验证，用于检测CPU的数据总线短路和断路情况；然后依次置高一根地址线向RAM写入低位不同且其余高位为0的不同数据，读回验证；最后换成高位不同且其余低位为0的数据做相同测试，用于检测CPU的地址总线短路断路情况以及地址总线与数据总线之间的短路情况。本发明能够快速和可靠的检测CPU模块在大规模生产过程因为制板和焊接所导致的地址和数据总线出现故障的问题。