一种开出自检电路
    4.
    发明授权

    公开(公告)号:CN106026054B

    公开(公告)日:2019-02-05

    申请号:CN201610642378.0

    申请日:2016-08-08

    Abstract: 本发明涉及一种开出自检电路,包括开出回路,开出回路包括第一开关管和开出继电器,第一开关管的控制端用于连接开出控制信号(DOUT);所述开出继电器的线圈与第一开关管串联后接地,形成串联电路的电源端为启动电源端(VCC‑QD),该启动电源端连接一个断线自检单元,该自检单元包括一个分压电路,分压电路包括串联的电源端(VCC)与分压元件,所述启动电源端(VCC_QD)为所述分压电路中的分压点。本发明提供的一种开出自检电路,将电源端VCC接入的电源经过分压后形成启动电源,通过启动电源端向开出继电器线圈供电,从而实现开出继电器的断线自检。本发明解决了现有技术不能对开出回路中继电器进行自检的问题。

    一种并行总线自检方法及系统

    公开(公告)号:CN105302688B

    公开(公告)日:2018-03-16

    申请号:CN201510599000.2

    申请日:2015-09-18

    Abstract: 本发明涉及一种并行总线自检方法及系统,本发明首先将待测并行总线上连接一数据锁存元件,并将与待检测并行总线连接的其它受控元件进行释放,使待检测并行总线的所有接口芯片处于高阻状态;通过待检测并行总线的主控元件向数据锁存元件写固定数据,并通过主控元件读取并行总线上数据;再判断主控元件所读出的数据是否与主控元件所写入的数据一致,若一致,说明该并行总线正常,否则说明该并行总线故障。本发明通过在总线工作空闲时,利用数据锁存技术实现待测并行总线的读写操作,并根据读写结果来判断总线是否故障,从而实现对总线的自检。本发明简单易行,通过很少的电路就可实现对并行总线的自检,避免了有并行总线故障导致系统数据错误。

    一种多功能模拟信号采集电路

    公开(公告)号:CN107167678A

    公开(公告)日:2017-09-15

    申请号:CN201710318191.X

    申请日:2017-05-08

    Abstract: 本发明涉及一种多功能模拟信号采集电路,通过控制开关的打开和闭合,判断本发明模拟信号采集电路输出的电压信号达到固定极限的峰值或是正常工作电压范围,当开关打开,电路输出的电压信号达到固定极限的峰值时,判定电路需要测量的是电流模拟量,然后闭合开关,电路输出待测电流转换的电压;当电路输出的电压信号在正常工作范围内时,判定电路需要测量的是电压模拟量,电路直接输出待测电压转换后的电压。本发明采用一个模拟信号采集电路,就能满足监测待测电流和待测电压,不需要额外增加信号采集电路,节约了电路的设计成本,同时,本发明的电路结构简单、易于生产调试,回路取样精度高且稳定,偏置电压和温度漂移电压较小。

    一种并行总线自检方法及系统

    公开(公告)号:CN105302688A

    公开(公告)日:2016-02-03

    申请号:CN201510599000.2

    申请日:2015-09-18

    Abstract: 本发明涉及一种并行总线自检方法及系统,本发明首先将待测并行总线上连接一数据锁存元件,并将与待检测并行总线连接的其它受控元件进行释放,使待检测并行总线的所有接口芯片处于高阻状态;通过待检测并行总线的主控元件向数据锁存元件写固定数据,并通过主控元件读取并行总线上数据;再判断主控元件所读出的数据是否与主控元件所写入的数据一致,若一致,说明该并行总线正常,否则说明该并行总线故障。本发明通过在总线工作空闲时,利用数据锁存技术实现待测并行总线的读写操作,并根据读写结果来判断总线是否故障,从而实现对总线的自检。本发明简单易行,通过很少的电路就可实现对并行总线的自检,避免了有并行总线故障导致系统数据错误。

Patent Agency Ranking