-
公开(公告)号：CN117642734A
公开(公告)日：2024-03-01
申请号：CN202280049088.9
申请日：2022-05-21
Applicant: 西部数据技术公司
Abstract: 存储系统包括一个或多个数据存储设备、耦接到一个或多个数据存储设备的PCIe交换机以及耦接到PCIe交换机的控制器单元。控制器单元包括动态随机存取存储器(DRAM)主机存储器缓冲区(HMB)控制器和DRAM池或控制器存储器缓冲区(CMB)控制器、根复合体/端口和DRAM池。该DRAM池包括一个或多个DRAM设备。该一个或多个数据存储设备被配置成与控制器单元交互并将数据存储到控制器单元的DRAM池的DRAM。
-
公开(公告)号：CN116964567A
公开(公告)日：2023-10-27
申请号：CN202280016284.6
申请日：2022-02-04
Applicant: 西部数据技术公司
IPC: G06F13/00
Abstract: 一种用于数据存储设备的非易失性存储器(NVM)设备中的数字信号处理(DSP)的系统和方法的方法和装置，该NVM设备包括耦合到NVM裸片的CMOS。根据某些实施方案，由控制器向NVM的CMOS部件提供一个或多个DSP计算，该CMOS部件配置一个或多个存储器裸片以对保留在裸片上的数据执行原子计算。每个裸片的计算结果被提供给用于每个裸片的输出锁存器，根据需要将数据反向传播回到所配置的计算部分，否则将结果转发到控制器。控制器聚合每个裸片的DSP计算的结果并且将该结果呈现给主机系统。
-
公开(公告)号：CN111788632A
公开(公告)日：2020-10-16
申请号：CN201980006503.0
申请日：2019-09-06
Applicant: 西部数据技术公司
Abstract: 本发明题为“片上非易失性存储器(NVM)搜索”。在一些方面，本公开涉及在非易失性(NVM)阵列的管芯内形成以执行数据搜索的片上处理电路。在一些方面，管芯包括部件，部件被配置为通过在NVM阵列中的所存储数据的字线上串行地施加电压来感测字线，然后在串行感测字线内搜索输入数据模式。在一些示例中，管芯的部件包括被配置为执行逐位锁存器逻辑搜索操作的锁存器和电路。在其它示例中，搜索部件被配置有使用寄存器和/或随机存取存储器(RAM)的阵列下方或阵列旁专用搜索电路。其它方面涉及用于控制片上NVM搜索操作的单独控制器设备。例如，控制器可基于例如数据的分片程度来确定是使用NVM管芯的搜索部件还是使用控制器的处理器来搜索数据。
-
公开(公告)号：CN110088724A
公开(公告)日：2019-08-02
申请号：CN201880005146.1
申请日：2018-02-27
Applicant: 西部数据技术公司
Inventor： S·贝尼斯蒂
Abstract: 本发明公开了用于动态和自适应中断合并的系统和方法。NVM Express(NVMe)实现了成对提交队列和完成队列机制，主机设备上的主机软件将命令放置到所述提交队列中。存储器设备通过中断向所述主机设备通知所述完成队列上的条目。响应于接收到所述中断，所述主机设备访问所述完成队列以访问由所述存储器设备放置在所述完成队列中的条目。所述主机设备可能花费一定量的时间来服务所述中断，从而导致主机时延。给定所述主机时延的了解，所述存储器设备对所述中断的发送计时，使得给定所述主机时延，所述存储器设备可以以及时的方式将所述条目发布到所述完成队列。
-
公开(公告)号：CN111788632B
公开(公告)日：2024-08-20
申请号：CN201980006503.0
申请日：2019-09-06
Applicant: 西部数据技术公司
Abstract: 本发明题为“片上非易失性存储器(NVM)搜索”。在一些方面，本公开涉及在非易失性(NVM)阵列的管芯内形成以执行数据搜索的片上处理电路。在一些方面，管芯包括部件，部件被配置为通过在NVM阵列中的所存储数据的字线上串行地施加电压来感测字线，然后在串行感测字线内搜索输入数据模式。在一些示例中，管芯的部件包括被配置为执行逐位锁存器逻辑搜索操作的锁存器和电路。在其它示例中，搜索部件被配置有使用寄存器和/或随机存取存储器(RAM)的阵列下方或阵列旁专用搜索电路。其它方面涉及用于控制片上NVM搜索操作的单独控制器设备。例如，控制器可基于例如数据的分片程度来确定是使用NVM管芯的搜索部件还是使用控制器的处理器来搜索数据。
-
Patent Agency Ranking
公开(公告)号：CN117616404A
公开(公告)日：2024-02-27
申请号：CN202280049105.9
申请日：2022-05-16
Applicant: 西部数据技术公司
IPC: G06F13/16 , G06F3/06 , G06F12/0802
Abstract: 本公开整体涉及主存储器缓冲区(HMB)高速缓存管理。HMB是瞬时存储器，并且可能不总是可用的。例如，当数据存储设备与主机设备之间的链路不处于活动状态时，数据存储设备不能访问HMB。将HMB日志放置在安置在数据存储设备中的HMB控制器中提供对原本在HMB中不可访问的数据的访问。HMB日志包括自最后一次复制到存储器设备中的HMB高速缓存以来已发生的任何差量，或者自链路处于非活动状态以来已发生的任何差量。HMB高速缓存镜像HMB。在这样做时，不仅当链路处于活动状态时，而且当链路不处于活动状态时，HMB的数据对数据存储设备可用。
-
公开(公告)号：CN110088723B
公开(公告)日：2022-09-23
申请号：CN201880005133.4
申请日：2018-02-27
Applicant: 西部数据技术公司
Inventor： S·贝尼斯蒂
Abstract: 本发明公开了用于对提交队列和完成队列进行处理并且做出仲裁的系统和方法。NVM Express(NVMe)实现配对的提交队列和完成队列机制，其中所述主机设备上的主机软件将命令放置到所述提交队列中。所述存储器设备通过各种阶段来处理所述命令，所述各种阶段包括获取、处理、发布完成消息以及发送对所述主机的中断。所述存储器设备可基于所述确定的所述命令的优先级来处理所述命令。例如，所述存储器设备可确定在获取所述命令之后执行所述阶段的优先级。作为另一示例，所述存储器设备可基于与所述命令相关联的优先级来执行内部命令选择。以这种方式，可基于所述存储器设备或所述主机设备的优先级需求来实行命令。
-
公开(公告)号：CN110088722A
公开(公告)日：2019-08-02
申请号：CN201880005104.8
申请日：2018-02-27
Applicant: 西部数据技术公司
Abstract: 本发明公开了用于确定相对于先前所识别的写入或读取流的传入命令的位置的系统和方法。NVM Express(NVMe)实现了配对提交队列和完成队列机制，其中主机设备上的主机软件将命令放入多个提交队列中。存储器设备从多个提交队列中获取命令，这导致传入命令的散布。为了确定是否应该将所述传入命令分配给先前识别的读取或写入流，分析传入命令相对于先前识别的读取或写入流的位置。位置的一个示例是地址空间中的接近度。响应于确定位置，将传入命令分配给各种流。
-
公开(公告)号：CN118202337A
公开(公告)日：2024-06-14
申请号：CN202280073738.3
申请日：2022-05-21
Applicant: 西部数据技术公司
Abstract: 本公开整体涉及利用数据存储设备控制器内的端口调度器来调度数据传输以及确定对于所传输的每个数据分组应当使用哪个端口。该数据存储设备包括主机接口上的多端口系统。该端口调度器可考虑例如以下因素：链路工作负荷、每个端口的空闲时间、链路功率状态、每个端口的吞吐量、每个链路的速度、数据传输的优先级、和服务质量(QoS)。基于一个或多个因素的分析，该端口调度器可在不与数据相关联的端口上传输该数据，以确保有效的多端口使用。
-
-
-
-
-
-
-
-
-
Search Results
27
records
(took 0.032 seconds)
