改善DRAM中灵敏放大器读稳定性的读辅助电路、方法以及灵敏放大器

    公开(公告)号:CN109817263B

    公开(公告)日:2024-04-02

    申请号:CN201811632564.1

    申请日:2018-12-29

    IPC分类号: G11C16/08 G11C16/26

    摘要: 为了改善灵敏放大器读稳定性,本发明提供了一种改善灵敏放大器读稳定性的读辅助电路方法以及灵敏放大器。其中,读辅助电路包括NMOS管N6,NMOS管N6的源端接负电压VNWL,门端接控制信号NSET2,漏端用于接灵敏放大器中低电压下拉管N2的漏端。本发明在CSL pulse期间,首先将所述NOMS管N2管关掉,将所述NMOS管N6打开,使得NCS和BL_N被充至负电压VNWL;然后将灵敏放大器中与SAP1T连接的NMOS管N4打开,将灵敏放大器中与SAP2T连接的NMOS管N5关掉,使PCS和BL被充至VOD,使得BL和BL_N之间的电压差进一步增大,提高了灵敏放大器抵御耦合效应的能力。

    一种抑制字线驱动器及采用该驱动器的存储器

    公开(公告)号:CN106057229B

    公开(公告)日:2019-09-03

    申请号:CN201610590738.7

    申请日:2016-07-25

    发明人: 熊保玉

    IPC分类号: G11C8/08 G11C11/407

    摘要: 本发明涉及一种抑制字线驱动器及采用该驱动器的存储器,包括字线驱动器,字线使能信号WL_EN连接字线驱动器,还包括控制电路以及下拉电路,控制电路输出抑制使能S_EN,通过抑制使能S_EN控制下拉电路的打开或关断,下拉电路的输出端与字线WL连接,在读使能信号RE为高时,字线使能信号WL_EN为高时,抑制使能S_EN打开下拉电路;在读使能信号RE为低时,抑制使能S_EN关断下拉电路。本发明解决了现有的字线驱动器存在写操作和读操作时,使用相同的字线电压,无法单独优化存储单元在写操作时、读操作时的稳定性和性能的技术问题,本发明的抑制字线驱动器,在不牺牲存储器的写稳定性的前提下,改善了存储器的读稳定性。

    一种超低写功耗的静态随机存储器写操作的控制方法

    公开(公告)号:CN105976859B

    公开(公告)日:2019-05-17

    申请号:CN201610340529.7

    申请日:2016-05-20

    发明人: 熊保玉 拜福君

    IPC分类号: G11C11/419

    摘要: 本发明涉及一种超低写功耗的静态随机存储器及其写操作的控制方法,通过将传统的6管存储单元的访问管由NMOS晶体管改为PMOS晶体管,并将原来的NMOS下拉管源端所接的地端改为由写字线反WWL_N控制的NMOS电流源的虚地端,将传统的6管存储单元改造成电压型灵敏放大器;并在写数据通路中加入灵敏放大器作为写数据缓存。在写操作时,本发明先将写数据写到灵敏放大器中缓存起来,再通过灵敏放大器的放大线对位线放电,并利用存储单元自身的放大能力,只需要很小的位线电压差,即可完成对存储单元的写操作,节省了写操作所消耗的位线翻转功耗。与传统的位线全摆幅写操作相比,单次写操作所消耗的位线翻转功耗下降了4.2倍。

    一种改善灵敏放大器频率限制的控制电路

    公开(公告)号:CN106057225B

    公开(公告)日:2019-01-15

    申请号:CN201610589968.1

    申请日:2016-07-25

    发明人: 熊保玉

    IPC分类号: G11C7/06

    摘要: 本发明涉及一种改善灵敏放大器频率限制的控制电路,包括反相器U0、反相器U1、反相器U2、反相器U3、两输入与门U4和延时单元U5等,反相器U0的输出端分别与反相器U1和两输入与非门U7连接,反相器U1的输出端输出灵敏放大器使能SAE信号,同时与反相器U2的输入端连接,反相器U2与两输入与非门U6的一个输入端连接;延时单元U5的输出端与两输入与门U4连接,两输入与门U4的输出端分别与两输入与非门U6以及反相器U3连接,反相器U3与两输入与非门U7连接。解决了现有的灵敏放大器控制电路对应的系统时钟周期范围太小的技术问题,本发明所提供的控制电路,对系统时钟的最小周期进行了改善,扩宽了系统时钟的周期范围。

    一种采用静态写技术减小写功耗的静态随机存储器

    公开(公告)号:CN103886896B

    公开(公告)日:2016-12-07

    申请号:CN201410126352.1

    申请日:2014-03-31

    发明人: 熊保玉 拜福君

    IPC分类号: G11C11/419

    摘要: 本发明提供一种采用静态写技术减小写功耗的静态随机存储器,位线预冲电信号产生电路在时钟的上升沿检测写使能是否有效,如果写使能信号有效,则位线预冲电信号无效;否则,位线预充电信号有效,即在写操作时位线预冲电信号无效。静态写驱动器的由反相器和三态门组成,当写使能有效时,静态写驱动器的输出直接驱动位线。与传统的静态随机存储器相比,本发明在写操作时,不需要对位线进行预充电操作。当出现连续的写“0”或写“1”操作时,由于位线上保持的数据与需要写入的数据相同,因此位线不发生反转,从而节省功耗。在写数据的翻转概率为二分之一的情况,本发明与传统的设计相比,写位线翻转功耗降低50%。

    一种动态随机存储器的快速译码器及译码方法

    公开(公告)号:CN106128500A

    公开(公告)日:2016-11-16

    申请号:CN201610590137.6

    申请日:2016-07-25

    发明人: 熊保玉

    IPC分类号: G11C11/4063

    CPC分类号: G11C11/4063

    摘要: 本发明涉及一种动态随机存储器的快速译码器及译码方法,包括预译码器、失效地址比较器、冗余预译码器、正锁存复制电路、冗余列选线驱动器和列选线驱动器,还包括延时单元、正锁存器一和正锁存器二;为了解决现有的译码器列地址CADD和列时钟CAS之间的建立时间ts_cadd太长的技术问题,在本发明中,列地址CADD不需要等待列时钟CAS的上升沿到来,直接进行失效地址比较和预译码。当失效地址命中HIT和预译码YP产生后,再由延时后的延时列时钟CASD,对失效地址命中HIT和预译码YP进行锁存。这样做的好处在于可以利用列地址CADD和列时钟CAS之间的建立时间ts_cadd来进行失效地址比较和预译码,从而减小译码时间。

    一种门控电源电路及门控电源的产生方法

    公开(公告)号:CN105897230A

    公开(公告)日:2016-08-24

    申请号:CN201610339526.1

    申请日:2016-05-20

    IPC分类号: H03K17/042 H03K17/687

    CPC分类号: H03K17/04206 H03K17/687

    摘要: 本发明涉及一种门控电源电路及门控电源的产生方法,门控电源电路包括反相器I1、PMOS晶体管P0、NMOS晶体管N1、控制开关及弱电流源,其中的控制开关连接在PMOS晶体管P0的栅端和漏端之间。在门控电源由VDD转换VDD?|Vtp|的过程中,控制PMOS晶体管P0的栅端和漏端之间的短接,实现栅端电荷与漏端电荷之间的电荷分享;加速了门控电源由VDD转换为VDD?|Vtp|的速度,即优化了建立时间。

    传输数据总线驱动电路以及方法、电子设备

    公开(公告)号:CN111627474B

    公开(公告)日:2022-06-10

    申请号:CN202010479260.7

    申请日:2020-05-29

    发明人: 熊保玉 张颖 庞理

    IPC分类号: G11C7/10 G11C7/06 G11C7/08

    摘要: 本发明公开了一种传输数据总线驱动电路以及方法、电子设备,所述传输数据总线驱动电路包括第一级第一驱动器、第二级第一驱动器以及传输数据线,还包括:预充电路,用于在所述传输数据线未进行数据传输时,将所述传输数据线充电至参考电压;第一耦合电路,用于在所述传输数据线进行数据传输时,将所述第一级第一驱动器的输出信号耦合至所述传输数据线;第一放大电路,用于在所述传输数据线进行数据传输时,对所述传输数据线上的电压与所述参考电压之间的稳定电压差进行放大,并将放大后的信号作为所述第二级第一驱动器的输入信号。本发明公开的传输数据总线驱动电路以及方法、电子设备,能够降低传输数据线上翻转的功耗。

    一种低功耗的静态随机存储器及其写操作的控制方法

    公开(公告)号:CN105895148B

    公开(公告)日:2018-11-09

    申请号:CN201610340542.2

    申请日:2016-05-20

    发明人: 熊保玉

    IPC分类号: G11C11/412 G11C11/419

    摘要: 本发明涉及一种低功耗的静态随机存储器及其写操作的控制方法,包括存储阵列、字线译码与驱动器、位线预充电与均衡器、写驱动器、写控制电路以及灵敏放大器,写控制电路产生位线预充电信号PRE、位线均衡信号EQ和写使能信号WE,位线预充电与均衡器包括NMOS晶体管N0、NMOS晶体管N1和NMOS晶体管N2,位线预充电信号PRE连接NMOS晶体管N0和NMOS晶体管N1的栅端,位线均衡信号EQ连接NMOS晶体管N2的栅端,NMOS晶体管N0的源端和NMOS晶体管N1的源端均连接位线预充电电源;写使能信号WE连接写驱动器。本发明解决了现有的静态随机存储器写操作能耗高的技术问题,本发明每一次写操作所消耗的位线翻转功耗为0.5·CBL·VCC2,相比传统的技术的CBL·VCC2,减少了50%。