-
公开(公告)号:CN119556986B
公开(公告)日:2025-04-15
申请号:CN202510092562.1
申请日:2025-01-21
Applicant: 西安电子科技大学杭州研究院
IPC: G06F9/30
Abstract: 本发明公开了一种面向存储器多位宽数据写入的寄存器结构及写入方法,寄存器结构包括:命令接收寄存器组与参数缓存寄存器组。命令接收寄存器组用于接收输入命令并对命令数据进行识别,并在完成对命令数据的接收后输出命令完成信号触发参数缓存寄存器组启动;参数缓存寄存器组接收输入命令并对参数数据进行识别,以在接收到命令完成信号后根据命令数据的类型接收并打包相应的参数数据,并生成对应参数数据的数据打包完成信号,以将参数数据输入至对应的目标存储单元中。本发明实现了对命令类型的识别与多位宽数据的灵活传输,提高了数据传输效率,减少了硬件资源浪费,保证了数据传输的准确性和系统的整体性能。
-
公开(公告)号:CN119556986A
公开(公告)日:2025-03-04
申请号:CN202510092562.1
申请日:2025-01-21
Applicant: 西安电子科技大学杭州研究院
IPC: G06F9/30
Abstract: 本发明公开了一种面向存储器多位宽数据写入的寄存器结构及写入方法,寄存器结构包括:命令接收寄存器组与参数缓存寄存器组。命令接收寄存器组用于接收输入命令并对命令数据进行识别,并在完成对命令数据的接收后输出命令完成信号触发参数缓存寄存器组启动;参数缓存寄存器组接收输入命令并对参数数据进行识别,以在接收到命令完成信号后根据命令数据的类型接收并打包相应的参数数据,并生成对应参数数据的数据打包完成信号,以将参数数据输入至对应的目标存储单元中。本发明实现了对命令类型的识别与多位宽数据的灵活传输,提高了数据传输效率,减少了硬件资源浪费,保证了数据传输的准确性和系统的整体性能。
-
公开(公告)号:CN118860960A
公开(公告)日:2024-10-29
申请号:CN202410872732.3
申请日:2024-07-01
Applicant: 西安电子科技大学杭州研究院
IPC: G06F15/78 , G11C11/411 , G11C11/414 , H03M1/12 , H03M1/08
Abstract: 本发明公开了输出动态范围可调的电荷域SRAM存算一体阵列系统,系统包括:升压存算阵列、行控制单元、地址译码器、时钟控制单元、移位寄存器与预充单元。移位寄存器与行控制单元以及升压存算阵列连接;地址译码器与升压存算阵列连接;行控制单元接入驱动电源,并与升压存算阵列连接;时钟控制单元分别与行控制单元以及预充单元连接;预充单元与升压存算阵列连接。行控制单元能够对输入数据进行翻转控制,升压存算阵列能够对翻转信号与权重数据进行乘累加运算并输出累加结果,其中预充单元提供的预充电压可与翻转信号配合对累加结果进行升压处理,以实现输出电压的自举升压,从而可提高模数转换器的量化精度,进而提高整个存算系统的计算精度。
-
-