-
公开(公告)号：CN116225447A
公开(公告)日：2023-06-06
申请号：CN202310050169.7
申请日：2023-02-01
Applicant: 西安电子科技大学广州研究院
IPC: G06F8/41 , G06F8/75 , G06N3/10 , G06N3/0464
Abstract: 本发明涉及一种将卷积神经网络建模为同步数据流图的方法，属于多核处理器系统、片上网络及卷积神经网络研究技术领域。该方法首先接受以JSON文件形式保存的卷积神经网络模型，其次解析该模型并收集每个神经元层计算及相互连接的信息；再次使用这些信息计算每个通道上需要发送的tokens数量、每个神经元层需要执行的操作数量和类型、每个神经元层的深度等数学表征；最后利用这些数学表征生成同步数据流图。本发明提出的方法有助于设计人员通过生成的同步数据流图加快分析卷积神经网络到多核处理器系统的映射和调度过程，且有助于通过理论分析系统吞吐率等指标。
-
公开(公告)号：CN116405432A
公开(公告)日：2023-07-07
申请号：CN202310129755.0
申请日：2023-02-15
Applicant: 西安电子科技大学广州研究院
IPC: H04L45/60 , H04L45/121 , H04L12/46 , H04L45/586
Abstract: 本发明涉及一种用于片上网络低延迟通信的隧道加速机制，属于多核片上系统的片上网络通信架构低延迟设计研究技术领域。本发明基于片上网络的五级流水线路由器架构，设计了隧道入口路由器架构、隧道中转路由器架构和隧道出口路由器架构，使用三类路由器架构可以在片上网络中搭建隧道路径，该路径除了通常的流水线数据包转发功能外，对于路由信息满足隧道条件的数据包，可以将其微片通过隧道加速的方式转发，以更低延迟通过多跳路由结点，帮助降低数据包通信的抖动，优化片上网络关键路径的通信延迟。
-
Patent Agency Ranking
公开(公告)号：CN116306810A
公开(公告)日：2023-06-23
申请号：CN202310162529.2
申请日：2023-02-24
Applicant: 西安电子科技大学广州研究院
IPC: G06N3/0464 , G06N3/08
Abstract: 本发明公开了一种基于分时复用将卷积神经网络映射并布局的方法，涉及片上网络及卷积神经网络研究技术领域，该方法首先在预处理阶段将目标卷积神经网络模型平坦化，并将神经元计算操作使用相似的数学表征进行描述；其次在模型分析阶段分析目标卷积神经网络的各层运算量，将神经元聚类为更大的神经元；再次在映射阶段将卷积神经网络的运算过程切片，使用分时复用映射算法将切片迭代映射到片上网络平台上；最后在布局阶段将构建好的计算单元布局到片上网络中。本发明提出的方法有助于将现代大型卷积神经网络映射并布局到资源规模有限的片上网络计算平台上，且该方法有助于配合多播路由算法，降低片上网络通信时的拥塞与延迟。
-
公开(公告)号：CN114666247A
公开(公告)日：2022-06-24
申请号：CN202210253790.9
申请日：2022-03-15
Applicant: 西安电子科技大学广州研究院
IPC: H04L43/0852 , H04L1/00
Abstract: 本发明公开了一种MPSoC NoC通信架构的设计性能评估方法及系统，涉及通信架构性能评估技术领域。根据用户选择的FEC码类型，获取目标数据包的纠错性能参数与编解码延迟参数；获取目标数据包的校验延迟参数；根据NoC中信道位宽与路由计算延迟，计算目标数据包的路径延迟参数；推导目标数据包的无错传输概率及重发次数期望；根据上述参数，计算目标数据包的有效信息位传输延迟期望值。通过分析通信中编码、信道传输、译码、校验等过程的延迟与信道错误，结合FEC有限错误位数下的纠错特性，推导出数据包正确发送所需发送次数与单次发送延迟，进而获得有效信息位传输的延迟期望值，作为评价指标评价方案的优劣。
-
公开(公告)号：CN114666247B
公开(公告)日：2023-09-08
申请号：CN202210253790.9
申请日：2022-03-15
Applicant: 西安电子科技大学广州研究院
IPC: H04L43/0852 , H04L1/00
Abstract: 本发明公开了一种MPSoC NoC通信架构的设计性能评估方法及系统，涉及通信架构性能评估技术领域。根据用户选择的FEC码类型，获取目标数据包的纠错性能参数与编解码延迟参数；获取目标数据包的校验延迟参数；根据NoC中信道位宽与路由计算延迟，计算目标数据包的路径延迟参数；推导目标数据包的无错传输概率及重发次数期望；根据上述参数，计算目标数据包的有效信息位传输延迟期望值。通过分析通信中编码、信道传输、译码、校验等过程的延迟与信道错误，结合FEC有限错误位数下的纠错特性，推导出数据包正确发送所需发送次数与单次发送延迟，进而获得有效信息位传输的延迟期望值，作为评价指标评价方案的优劣。
-
公开(公告)号：CN114696963B
公开(公告)日：2023-05-26
申请号：CN202210261693.4
申请日：2022-03-16
Applicant: 西安电子科技大学广州研究院
Abstract: 本发明公开了基于本发明实施例提供的一种用于多核处理器系统片上网络的高可靠通信系统，涉及片上网络研究技术领域。数据处理模块生成待传输有效数据的第一哈希值，对待传输有效数据进行编码得到编码数据，将第一哈希值与编码数据打包作为目标数据包；数据校验模块根据第一哈希值对目标数据包进行校验；若校验成功，则向目的接收终端发送待传输有效数据；若校验失败，则发送重传请求，直到校验成功为止。本发明实施例提供的通信系统，实现了HARQ技术和哈希值校验技术的有效结合，能够在降低误码率的基础上保证一定的吞吐率，并针对时延进行优化，可以有效降低MPSoC中因互连线串扰问题导致的误码多、阻塞高的问题。
-
公开(公告)号：CN114696963A
公开(公告)日：2022-07-01
申请号：CN202210261693.4
申请日：2022-03-16
Applicant: 西安电子科技大学广州研究院
Abstract: 本发明公开了基于本发明实施例提供的一种用于多核处理器系统片上网络的高可靠通信系统，涉及片上网络研究技术领域。数据处理模块生成待传输有效数据的第一哈希值，对待传输有效数据进行编码得到编码数据，将第一哈希值与编码数据打包作为目标数据包；数据校验模块根据第一哈希值对目标数据包进行校验；若校验成功，则向目的接收终端发送待传输有效数据；若校验失败，则发送重传请求，直到校验成功为止。本发明实施例提供的通信系统，实现了HARQ技术和哈希值校验技术的有效结合，能够在降低误码率的基础上保证一定的吞吐率，并针对时延进行优化，可以有效降低MPSoC中因互连线串扰问题导致的误码多、阻塞高的问题。
-
-
-
-
-
-
Search Results
7
records
(took 0.024 seconds)
