-
公开(公告)号：CN109284637A
公开(公告)日：2019-01-29
申请号：CN201810984765.1
申请日：2018-08-28
Applicant: 西安电子科技大学
Abstract: 本发明涉及一种基于逻辑加密的集成电路及其加密方法，确定集成电路中节点的信号翻转率；根据节点的信号翻转率建立低可控性节点列表，其中，第一低可控性节点列表包含多个低可控性节点；根据集成电路的关键路径更新低可控性节点列表；根据更新后的低可控性节点列表中的低可控性节点获取驱动节点；根据驱动节点对集成电路进行加密，以得到加密的集成电路。本发明的集成电路的加密方法是一种基于逻辑加密的防御硬件木马的方法，其避开了关键路径上的低可控性节点且不对其作任何处理，避免了在关键路径上插入额外且无用的电路，降低了对集成电路性能的影响，从而克服了现有技术中防御硬件木马的方法对集成电路的性能影响较大的问题。
-
公开(公告)号：CN109766074B
公开(公告)日：2021-04-13
申请号：CN201811482150.5
申请日：2018-12-05
Applicant: 西安电子科技大学
IPC: G06F7/24
Abstract: 本发明涉及微电子数字电路技术领域，公开了一种数据排序电路及排序方法，所述数据排序电路在每一时钟周期内，对新进入的待排序数据进行排序，并删除上一时钟周期的排序数据中生命值为N的排序数据，能够保持整个寄存器组的数据有序，满足实时性要求。本发明的数据排序方法基于FIFO结构，并且所有的基本排序单元采用简单的线性结构相连，从而能够利用基本排序单元的地址将电路设计成可配置的排序结构，在FIFO深度范围内，任意个数的数据均可排序，提高方法的灵活性，满足不同的使用要求。因此，本发明的技术方案具有速度快，面积小，易拓展的特点。
-
公开(公告)号：CN109766729B
公开(公告)日：2021-01-22
申请号：CN201811519901.6
申请日：2018-12-12
Applicant: 西安电子科技大学
Abstract: 本发明涉及一种防御硬件木马的集成电路及其加密方法，包括利用逻辑加密电路获取第一集成电路；根据所述第一集成电路的汉明距离获取第二集成电路；根据所述第二集成电路的汉明距离获取第三集成电路；根据所述第一集成电路的汉明距离和所述第二集成电路的汉明距离，获取第三集成电路；根据所述第三集成电路的迭代次数与预定迭代次数，获取第四集成电路。本发明的加密方法能够同时给原始电路的内部节点以及功能输出提供足够的保护，进而有效地抵御硬件木马、侵权、盗版等攻击行为的威胁，并且时序、面积和功耗开销较低。
-
公开(公告)号：CN109711204B
公开(公告)日：2021-02-26
申请号：CN201811268215.6
申请日：2018-10-29
Applicant: 西安电子科技大学
Abstract: 本发明涉及集成电路检测技术领域，具体涉及一种基于路径延迟指纹的硬件木马检测方法。包括检测结构，所述检测结构包括影子寄存器、影子时钟、结果寄存器和异或门；确定载体电路中的脆弱线路；根据脆弱线路在载体电路上添加检测结构；对添加检测结构的载体电路进行第一次动态仿真；在载体电路中植入预先设定的木马；对植入预先设定的木马的载体电路进行第二次动态仿真；根据所述第一仿真结果和所述第二仿真结果判断所述载体电路中是否被植入了硬件木马。本发明实施例，增加了集成电路的可信度，使得木马攻击的难度加大。
-
公开(公告)号：CN109657464A
公开(公告)日：2019-04-19
申请号：CN201811268210.3
申请日：2018-10-29
Applicant: 西安电子科技大学
Abstract: 本发明涉及集成电路检测技术领域，具体涉及一种基于路径延时分析的硬件木马检测方法。包括检测结构，所述检测结构包括依次连接的检测模块、结果输出模块和数据选择器；确定载体电路中的脆弱线路；根据脆弱线路在载体电路上添加检测结构；对添加检测结构的载体电路进行第一次动态仿真；在载体电路中植入预先设定的木马；对植入预先设定的木马的载体电路进行第二次动态仿真；根据所述第一仿真结果和所述第二仿真结果判断所述载体电路中是否被植入了硬件木马。本发明实施例，增加了集成电路的可信度，使得木马攻击的难度加大。
-
Patent Agency Ranking
公开(公告)号：CN108896963A
公开(公告)日：2018-11-27
申请号：CN201810456799.3
申请日：2018-05-14
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种机载雷达空时自适应降维处理方法，主要解决传统空时自适应处理方法需要训练样本多，运算复杂度高的问题。其实现步骤是：1)利用多普勒三通道联合自适应处理方法对机载雷达系统接收到的空时快拍数据及待检测单元的空时导向矢量进行预滤波处理，得到降维后的空时快拍数据和降维后的待检测单元的空时导向矢量；2)对降维后的空时快拍数据和降维后的待检测单元的空时导向矢量使用迭代相关相减结构多级维纳滤波器进行最佳权矢量的求解；3)利用最佳权矢量作为滤波系数，对降维后的空时快拍数据进行加权滤波处理，得到目标信息数据。本发明运算量小，数值稳定性好，能增强雷达系统实时性，可用于机载雷达动目标的探测。
-
公开(公告)号：CN109284637B
公开(公告)日：2020-10-30
申请号：CN201810984765.1
申请日：2018-08-28
Applicant: 西安电子科技大学
Abstract: 本发明涉及一种基于逻辑加密的集成电路及其加密方法，确定集成电路中节点的信号翻转率；根据节点的信号翻转率建立低可控性节点列表，其中，第一低可控性节点列表包含多个低可控性节点；根据集成电路的关键路径更新低可控性节点列表；根据更新后的低可控性节点列表中的低可控性节点获取驱动节点；根据驱动节点对集成电路进行加密，以得到加密的集成电路。本发明的集成电路的加密方法是一种基于逻辑加密的防御硬件木马的方法，其避开了关键路径上的低可控性节点且不对其作任何处理，避免了在关键路径上插入额外且无用的电路，降低了对集成电路性能的影响，从而克服了现有技术中防御硬件木马的方法对集成电路的性能影响较大的问题。
-
公开(公告)号：CN109766729A
公开(公告)日：2019-05-17
申请号：CN201811519901.6
申请日：2018-12-12
Applicant: 西安电子科技大学
Abstract: 本发明涉及一种防御硬件木马的集成电路及其加密方法，包括利用逻辑加密电路获取第一集成电路；根据所述第一集成电路的汉明距离获取第二集成电路；根据所述第二集成电路的汉明距离获取第三集成电路；根据所述第一集成电路的汉明距离和所述第二集成电路的汉明距离，获取第三集成电路；根据所述第三集成电路的迭代次数与预定迭代次数，获取第四集成电路。本发明的加密方法能够同时给原始电路的内部节点以及功能输出提供足够的保护，进而有效地抵御硬件木马、侵权、盗版等攻击行为的威胁，并且时序、面积和功耗开销较低。
-
公开(公告)号：CN109711204A
公开(公告)日：2019-05-03
申请号：CN201811268215.6
申请日：2018-10-29
Applicant: 西安电子科技大学
Abstract: 本发明涉及集成电路检测技术领域，具体涉及一种基于路径延迟指纹的硬件木马检测方法。包括检测结构，所述检测结构包括影子寄存器、影子时钟、结果寄存器和异或门；确定载体电路中的脆弱线路；根据脆弱线路在载体电路上添加检测结构；对添加检测结构的载体电路进行第一次动态仿真；在载体电路中植入预先设定的木马；对植入预先设定的木马的载体电路进行第二次动态仿真；根据所述第一仿真结果和所述第二仿真结果判断所述载体电路中是否被植入了硬件木马。本发明实施例，增加了集成电路的可信度，使得木马攻击的难度加大。
-
公开(公告)号：CN109597455A
公开(公告)日：2019-04-09
申请号：CN201811400757.4
申请日：2018-11-22
Applicant: 西安电子科技大学
IPC: G05F1/56
CPC classification number: G05F1/561
Abstract: 本发明涉及一种数字低压差稳压器，包括：输入端；输出端；电压比较模块，电连接至输出端，用于将输出端的输出电压与基准电压进行比较，并输出比较信号；移位寄存器组，电连接电压比较模块，用于接收比较信号，并根据比较信号调节移位寄存器组中每一列位的移动方向；PMOSFET阵列组，电连接移位寄存器组，用于根据移位寄存器组中每一列位的移动方向导通PMOSFET阵列中晶体管，并得到输出电压；辅助模拟调节电路，分别电连接电压输入端、移位寄存器组、电压输出端、PMOSFET阵列组，及负载，用于负载发生变化时对输出电压进行调整。本发明的数字低压差稳压器，电容面积大幅度减小，电路更加简单，且当负载瞬变时的响应速度更快、造成的下冲电压更小。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.021 seconds)
