公开(公告)号：CN106549650B

公开(公告)日：2019-03-26

申请号：CN201611113213.0

申请日：2016-12-07

Applicant: 西安电子科技大学

Inventor： 田斌 ,  王召杰 ,  易克初 ,  孙林海 ,  黄俊桦

IPC: H03H17/00

Abstract: 本发明提出了一种基于FPGA的高阶FIR滤波器的实现方法，用于解决现有高阶FIR多相滤波实现方法中高阶FIR滤波器对FPGA中逻辑单元占用多的技术问题。实现方法包括：选择原型滤波器的参数；设计原型滤波器h(n)；对原型滤波器h(n)进行多相分解，得到多相滤波器；对每个多相滤波器进行模块划分；将多相滤波器系数存储到模块ROM中；读取模块ROM中的多相滤波器的系数；通过系统时钟控制得到的模块RAM的读写使能、写地址控制信号和读地址控制信号，对输入数据进行缓存和读取；采用乘法累加模块对多相滤波器系数和输入数据进行乘加运算并将运算结果输出。本发明对FPGA内逻辑单元的占用少，简单高效，易于实现。

公开(公告)号：CN106549650A

公开(公告)日：2017-03-29

申请号：CN201611113213.0

申请日：2016-12-07

Applicant: 西安电子科技大学

Inventor： 田斌 ,  王召杰 ,  易克初 ,  孙林海 ,  黄俊桦

IPC: H03H17/00

CPC classification number: H03H17/00 ,  H03H2017/0081

Abstract: 本发明提出了一种基于FPGA的高阶FIR滤波器的实现方法，用于解决现有高阶FIR多相滤波实现方法中高阶FIR滤波器对FPGA中逻辑单元占用多的技术问题。实现方法包括：选择原型滤波器的参数；设计原型滤波器h(n)；对原型滤波器h(n)进行多相分解，得到多相滤波器；对每个多相滤波器进行模块划分；将多相滤波器系数存储到模块ROM中；读取模块ROM中的多相滤波器的系数；通过系统时钟控制得到的模块RAM的读写使能、写地址控制信号和读地址控制信号，对输入数据进行缓存和读取；采用乘法累加模块对多相滤波器系数和输入数据进行乘加运算并将运算结果输出。本发明对FPGA内逻辑单元的占用少，简单高效，易于实现。