-
公开(公告)号：CN111693943B
公开(公告)日：2023-03-24
申请号：CN202010505983.X
申请日：2020-06-05
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种基于射频片上系统RFSOC的小型捷变频相控阵雷达，主要解决现有雷达体积大、带宽小、发射波形有限的问题。其包含程序加载单元、缓存单元、光通信单元、时钟单元、射频片上系统RFSOC、八个巴伦、四个射频前端模块和四个天线子阵列。RFSOC通过不同的接口分别与程序加载单元、缓存单元、光通信单元、时钟单元、巴伦、射频前端模块连接；每个射频前端模块通过模拟差分接口与一个发射通道的巴伦和一个接收通道的巴伦连接，通过模拟差分接口与时钟单元连接，通过SMP射频接插件与对应的一个天线子阵列连接。本发明减少了雷达体积，提高了信号带宽，并能灵活产生捷变频雷达信号，可用于机载和星载平台上的雷达系统。
-
公开(公告)号：CN113485190B
公开(公告)日：2022-11-11
申请号：CN202110790821.X
申请日：2021-07-13
Applicant: 西安电子科技大学
IPC: G05B19/042
Abstract: 本发明属于数据采集技术领域，公开了一种多通道数据采集系统及采集方法。首先通过权衡采样率、采集通道以及成本和体积的关系，选取合适的多路模拟开关级数和模数转换芯片路数来构建一个多通道数据采集结构，可实现利用较少模数转换芯片对较多通道进行采集的方法。同时使用一种快速方便的多通道快速切换方法，对多通道快速切换或选通指定通道。然后使用流水多通道采集方法，提高了时间利用率和多通道采样率。利用此多通道智能化采集方法，可快速设计一种多通道采集系统。
-
公开(公告)号：CN113534057A
公开(公告)日：2021-10-22
申请号：CN202110741134.9
申请日：2021-06-30
Applicant: 西安电子科技大学
IPC: G01S7/02
Abstract: 本发明属于雷达数字信号处理技术领域，具体公开了一种基于三维堆叠的MIMO雷达微系统电路芯片，采用系统级封装，内部基板为多层高密度陶瓷腔体基板，多层高密度陶瓷腔体基板的中间设有阶梯型空腔，阶梯型空腔的每个阶梯对应一层，每个阶梯面上设有焊盘；阶梯型空腔的底面为底层，其上安装有信号处理模块，阶梯形空腔的中间层和顶层安装有射频前端模块；本发明采用三维堆叠技术，将射频前端和信号处理集成于多层高密度陶瓷腔体基板，使得射频前端电路以芯片组的方式集成到微系统模块当中，降低了板块空间的使用，同时实现数字与模拟电路的有效隔离，且数字域的控制器能更好的对前端进行灵活配置。
-
公开(公告)号：CN113485190A
公开(公告)日：2021-10-08
申请号：CN202110790821.X
申请日：2021-07-13
Applicant: 西安电子科技大学
IPC: G05B19/042
Abstract: 本发明属于数据采集技术领域，公开了一种多通道数据采集系统及采集方法。首先通过权衡采样率、采集通道以及成本和体积的关系，选取合适的多路模拟开关级数和模数转换芯片路数来构建一个多通道数据采集结构，可实现利用较少模数转换芯片对较多通道进行采集的方法。同时使用一种快速方便的多通道快速切换方法，对多通道快速切换或选通指定通道。然后使用流水多通道采集方法，提高了时间利用率和多通道采样率。利用此多通道智能化采集方法，可快速设计一种多通道采集系统。
-
公开(公告)号：CN114582811A
公开(公告)日：2022-06-03
申请号：CN202210108863.5
申请日：2022-01-28
Applicant: 西安电子科技大学
Abstract: 本发明涉及存储器集成电路领域，提供了一种存储器集成微系统，包括：有机基板、电源芯片、FLASH裸芯片组、A组DDR存储裸芯片、B组DDR存储裸芯片、IPD终端电阻组件、总线接口端、电源接口端。其中，多片DDR存储裸芯片进行错位堆叠，DDR存储裸芯片通过键合引线与有机基板互联，再通过基板内部走线扇出至微系统PAD引脚。FLASH裸芯片组中各片FLASH裸芯片错位堆叠，通过有机基板上的相应焊盘连接基板内埋总线的相应引脚。此外，基板内部互联完成了DDR存储系统的拓扑、扩展以及等长等难点设计，可以构建出结构灵活、集成度高、可支持模块化与快速开发应用的存储系统集成电路，大大降低系统设计复杂度，加速系统应用开发。
-
Patent Agency Ranking
公开(公告)号：CN113671444A
公开(公告)日：2021-11-19
申请号：CN202110779151.1
申请日：2021-07-09
Applicant: 西安电子科技大学
IPC: G01S7/02
Abstract: 本发明属于雷达数字信号处理技术领域，具体公开了一种基于FPGA的雷达回波信号采集/回放微系统电路芯片，采用系统级封装，内部基板为多层高密度陶瓷腔体基板，基板的左侧面板安装信号采集/回放模块，其右侧面板安装有信号预处理模块；信号采集/回放模块包含四片ADC芯片和两片DAC芯片；信号采集时，信号预处理模块用于对ADC芯片采集的数据进行下变频处理；信号回放时，信号预处理模块用于对中频雷达信号进行上变频处理；信号预处理模块包含一片FPGA、一片ARM、四片DDR3、一片电源芯片、一片FLASH。本发明实现8路通道的雷达回波信号采集/回放及其芯片国产化，实现系统小型化。
-
公开(公告)号：CN111679250A
公开(公告)日：2020-09-18
申请号：CN202010505994.8
申请日：2020-06-05
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种基于射频收发器的小型捷变频多收多发MIMO雷达装置，主要解决现有雷达装置体积大、发射波形有限的问题。其包含FPGA、程序加载单元、缓存单元、光通信单元、时钟单元、3个射频收发器、12个发射接收T/R组件和12个天线子阵列。FPGA通过不同的接口分别与程序加载单元、缓存单元、光通信单元、时钟单元、射频收发器、发射接收T/R组件连接；每个射频收发器分别与4个发射接收T/R组件的发射通道和接收通道单向连接；每个发射接收T/R组件分别与对应的天线子阵列双向连接。本发明减少了系统功耗和体积，并能灵活产生脉间相参的捷变频MIMO雷达信号，可用于机载和星载平台上的雷达系统。
-
公开(公告)号：CN111416649A
公开(公告)日：2020-07-14
申请号：CN202010443458.X
申请日：2020-05-22
Applicant: 西安电子科技大学
IPC: H04B7/06
Abstract: 本发明公开了一种基于零中频架构的数字波束形成方法，主要解决现有波束形成精度低和灵活性差的问题。该零中频架构包含FPGA、射频收发器和射频前端模块。其实现方案是：对运行环境进行初始化；FPGA计算数字波束形成DBF的权值，再计算发射波形数据，并发送给射频收发器,生成射频模拟信号；该射频模拟信号经过放大后通过天线阵列发射，形成发射波束；天线阵列接收空间中的电磁波，经过低噪声放大后，再由对应的射频收发器输出为基带数字信号发送给FPGA；FPGA将这些基带数字信号合成接收波束。本发明提高了波束形成的分辨率、实时性和灵活性，各天线单元能灵活分离与组合成新的子阵，可应用于通信或雷达中实现数字波束形成。
-
公开(公告)号：CN114582811B
公开(公告)日：2024-10-15
申请号：CN202210108863.5
申请日：2022-01-28
Applicant: 西安电子科技大学
Abstract: 本发明涉及存储器集成电路领域，提供了一种存储器集成微系统，包括：有机基板、电源芯片、FLASH裸芯片组、A组DDR存储裸芯片、B组DDR存储裸芯片、IPD终端电阻组件、总线接口端、电源接口端。其中，多片DDR存储裸芯片进行错位堆叠，DDR存储裸芯片通过键合引线与有机基板互联，再通过基板内部走线扇出至微系统PAD引脚。FLASH裸芯片组中各片FLASH裸芯片错位堆叠，通过有机基板上的相应焊盘连接基板内埋总线的相应引脚。此外，基板内部互联完成了DDR存储系统的拓扑、扩展以及等长等难点设计，可以构建出结构灵活、集成度高、可支持模块化与快速开发应用的存储系统集成电路，大大降低系统设计复杂度，加速系统应用开发。
-
公开(公告)号：CN113671444B
公开(公告)日：2023-08-11
申请号：CN202110779151.1
申请日：2021-07-09
Applicant: 西安电子科技大学
IPC: G01S7/02
Abstract: 本发明属于雷达数字信号处理技术领域，具体公开了一种基于FPGA的雷达回波信号采集/回放微系统电路芯片，采用系统级封装，内部基板为多层高密度陶瓷腔体基板，基板的左侧面板安装信号采集/回放模块，其右侧面板安装有信号预处理模块；信号采集/回放模块包含四片ADC芯片和两片DAC芯片；信号采集时，信号预处理模块用于对ADC芯片采集的数据进行下变频处理；信号回放时，信号预处理模块用于对中频雷达信号进行上变频处理；信号预处理模块包含一片FPGA、一片ARM、四片DDR3、一片电源芯片、一片FLASH。本发明实现8路通道的雷达回波信号采集/回放及其芯片国产化，实现系统小型化。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.035 seconds)
