-
公开(公告)号：CN110096007A
公开(公告)日：2019-08-06
申请号：CN201910341660.9
申请日：2019-04-26
Applicant: 西安电子科技大学
IPC: G05B19/042
Abstract: 本发明公开了一种基于SIP技术的雷达回波信号采集电路芯片，解决了传统的雷达回波信号采集PCB板卡尺寸大、功耗高、难以用于空间受限的平台的问题。本发明由金属外壳和多层高密度带腔陶瓷电路基板组成，基板上安装和焊接有信号采集模块、信号预处理模块和时钟配置模块。本发明采用SIP技术在多层高密度带腔陶瓷电路基板上集成了FPGA、ADC、PROM、DDR3的裸芯片，将雷达回波信号采集电路设计到一个封装里，在实现雷达回波信号采集功能的同时，缩小了电路的尺寸，提高了电路的信号完整性，降低了电路功耗。本发明将FPGA上闲置的I/O引脚作为用户I/O，具有可拓展性和灵活性。本发明可用于雷达信号处理系统中雷达回波信号的采集，实现雷达信号处理系统的小型化。
-
公开(公告)号：CN110095761B
公开(公告)日：2023-04-07
申请号：CN201910404021.2
申请日：2019-05-14
Applicant: 西安电子科技大学
IPC: G01S7/40
Abstract: 本发明公开了一种基于MicroBlaze的MIMO雷达回波生成方法，主要解决现有技术MIMO雷达回波模拟信号生成系统实时性差及系统复杂的问题，其实现方案为：通过MicroBlaze软核调用软件工具开发包SDK模块配置雷达信号参数，产生MIMO雷达回波数据流；在FPGA内部对数据流进行数字正交下变频形成两路数据；将这两路数据作相位补偿并整合复用，并传递至多通道DAC芯片；在该芯片中对数据流进行数模转换，产生MIMO雷达回波模拟信号。本发明提高了数据传输稳定性，简化了系统复杂结构，提高了MIMO雷达回波信号生成的实时性，可用于包含FPGA和多通道DAC芯片组成的MIMO雷达回波模拟信号生成系统。
-
公开(公告)号：CN110096007B
公开(公告)日：2020-11-24
申请号：CN201910341660.9
申请日：2019-04-26
Applicant: 西安电子科技大学
IPC: G05B19/042
Abstract: 本发明公开了一种基于SIP技术的雷达回波信号采集电路芯片，解决了传统的雷达回波信号采集PCB板卡尺寸大、功耗高、难以用于空间受限的平台的问题。本发明由金属外壳和多层高密度带腔陶瓷电路基板组成，基板上安装和焊接有信号采集模块、信号预处理模块和时钟配置模块。本发明采用SIP技术在多层高密度带腔陶瓷电路基板上集成了FPGA、ADC、PROM、DDR3的裸芯片，将雷达回波信号采集电路设计到一个封装里，在实现雷达回波信号采集功能的同时，缩小了电路的尺寸，提高了电路的信号完整性，降低了电路功耗。本发明将FPGA上闲置的I/O引脚作为用户I/O，具有可拓展性和灵活性。本发明可用于雷达信号处理系统中雷达回波信号的采集，实现雷达信号处理系统的小型化。
-
公开(公告)号：CN109959905B
公开(公告)日：2022-12-06
申请号：CN201910287601.8
申请日：2019-04-11
Applicant: 西安电子科技大学
Inventor： 全英汇 , 吴彬彬 , 李亚超 , 邢孟道 , 余兆明 , 赵佳琪 , 吴玲清 , 陈广雷 , 程远 , 刘智星 , 张瑞 , 许睿 , 陈侠达 , 王旭 , 高霞 , 董淑仙 , 赵金珊 , 林露
IPC: G01S7/40
Abstract: 本发明公开了一种基于AD9915的捷变相参雷达相位补偿方法和电路，解决了脉间随机捷变相参雷达的相控阵雷达波束指向随频率变化问题。实现步骤：配置控制功能寄存器；计算频率与相位参数；配置频率与相位寄存器；控制AD9915产生脉冲包络；完成基于直接数字频率合成器AD9915的脉间捷变相参雷达波束相位补偿的脉间捷变相参雷达波形信号。硬件平台包括有FPGA和AD9915。本发明在发射机上设计解决相控阵雷达波束指向随频率变化的方案，通过FPGA内部计数器降低了AD9915器件误差。本发明能减轻接收机对回波信号处理的算法难度；电路设计简单，迭代性强；优化了AD9915输出波形，相位精度更高。用于脉间随机捷变相参雷达。
-
公开(公告)号：CN110109115B
公开(公告)日：2022-12-02
申请号：CN201910385893.9
申请日：2019-05-09
Applicant: 西安电子科技大学
Abstract: 一种基于FPGA和DDR3的SAR快速成像装置及方法，最主要解决现有技术中SAR成像装置结构复杂，硬件实现资源较多，实现SAR成像算法中的转置操作时间较久，SAR成像速率慢的问题。其装置包括DDR3读写驱动模块、SAR成像算法模块、并行度划分模块、矩阵快速转置模块。其步骤包括：(1)得到SAR目标回波并行数据；(2)得到方位向数据；(3)对方位向数据进行转置操作；(4)获取方位向校正数据；(5)对方位向校正数据进行转置操作；(6)得到SAR图像。本发明具有结构简单，硬件实现资源少，快速获得SAR成像结果的优点，适用于各种SAR成像系统的实际应用中。
-
Patent Agency Ranking
公开(公告)号：CN110109115A
公开(公告)日：2019-08-09
申请号：CN201910385893.9
申请日：2019-05-09
Applicant: 西安电子科技大学
Abstract: 一种基于FPGA和DDR3的SAR快速成像装置及方法，最主要解决现有技术中SAR成像装置结构复杂，硬件实现资源较多，实现SAR成像算法中的转置操作时间较久，SAR成像速率慢的问题。其装置包括DDR3读写驱动模块、SAR成像算法模块、并行度划分模块、矩阵快速转置模块。其步骤包括：(1)得到SAR目标回波并行数据；(2)得到方位向数据；(3)对方位向数据进行转置操作；(4)获取方位向校正数据；(5)对方位向校正数据进行转置操作；(6)得到SAR图像。本发明具有结构简单，硬件实现资源少，快速获得SAR成像结果的优点，适用于各种SAR成像系统的实际应用中。
-
公开(公告)号：CN110471041B
公开(公告)日：2021-05-07
申请号：CN201910656633.0
申请日：2019-07-19
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种基于Vivado HLS的二维DOA估计方法，包括：步骤1：获取雷达回波信号并计算所述回波信号的自相关矩阵及所述自相关矩阵的逆矩阵；步骤2：根据所述回波信号和粗估计的精度要求得到空间点的初始导向矢量矩阵并预先存储；步骤3：根据所述自相关矩阵的逆矩阵和所述初始导向矢量矩阵对所述回波信号的方向进行估计以确定波达方向；步骤4：对步骤3进行优化得到相应的知识产权核；步骤5：在FPGA中调用所述知识产权核以完成二维DOA估计。本发明提供的二维DOA估计方法缩短了开发周期，提高了开发效率，提高了程序的可移植性，降低了系统的功耗。
-
公开(公告)号：CN110471041A
公开(公告)日：2019-11-19
申请号：CN201910656633.0
申请日：2019-07-19
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种基于Vivado HLS的二维DOA估计方法，包括：步骤1：获取雷达回波信号并计算所述回波信号的自相关矩阵及所述自相关矩阵的逆矩阵；步骤2：根据所述回波信号和粗估计的精度要求得到空间点的初始导向矢量矩阵并预先存储；步骤3：根据所述自相关矩阵的逆矩阵和所述初始导向矢量矩阵对所述回波信号的方向进行估计以确定波达方向；步骤4：对步骤3进行优化得到相应的知识产权核；步骤5：在FPGA中调用所述知识产权核以完成二维DOA估计。本发明提供的二维DOA估计方法缩短了开发周期，提高了开发效率，提高了程序的可移植性，降低了系统的功耗。
-
公开(公告)号：CN110174672A
公开(公告)日：2019-08-27
申请号：CN201910465065.6
申请日：2019-05-30
Applicant: 西安电子科技大学
Abstract: 一种基于射频片上系统RFSoC芯片的SAR成像实时信号处理装置，包括射频RF转换单元、时钟单元、程序加载单元、以太网接口单元、内部缓存单元、波控接口单元、RFSoC芯片单元。射频RF转换单元与RFSoC芯片单元通过差分接口相连，时钟单元与RFSoC芯片单元通过低电压差分接口相连，程序加载单元与RFSoC芯片单元通过总线接口相连，以太网接口单元与RFSoC芯片单元通过链路口相连，内部缓存单元与RFSoC芯片单元通过总线接口相连，波控接口单元与RFSoC芯片单元通过串行接口和总线接口相连。本发明具有体积小、采样率高、可靠性强、功耗低、稳定性强的优点。
-
公开(公告)号：CN110109074A
公开(公告)日：2019-08-09
申请号：CN201910313025.X
申请日：2019-04-18
Applicant: 西安电子科技大学
IPC: G01S7/41
Abstract: 本发明公开了一种基于RFSoC芯片的雷达信号预处理方法，主要解决现有雷达信号预处理系统开发周期长，硬件链路设计复杂，功耗大的问题。其实现步骤是：用雷达模拟回波器生成雷达模拟回波信号，并传输至RFSoC芯片的RF采样数据转换器输入端；在上位机中对RF数据转换器配置软件进行相关参数设置，实现RF采样数据转换器对雷达模拟回波信号直接RF采样；对采样后信号作下变频处理，并将下变频后的数据在RFSoC芯片的FPGA架构中进行脉冲压缩，完成雷达信号的预处理。本发明简化了雷达信号处理系统的结构，缩短开发周期，降低了雷达信号处理系统的功耗，可用于对雷达回波数据的采集和脉冲压缩。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.033 seconds)
