公开(公告)号：CN118597311A

公开(公告)日：2024-09-06

申请号：CN202410633535.6

申请日：2024-05-21

申请人： 西安电子科技大学

发明人： 于斌 ,  程思远 ,  于哲 ,  吴欣燃 ,  张森鹏

IPC分类号： B62J50/22 ,  B62J45/00 ,  B62J45/41 ,  B62J27/00 ,  B60W50/14 ,  B60W50/00

摘要： 本发明提供了一种基于目标识别的多功能的车机安全系统，包括目标检测模块，安全判定模块和预警及显示模块；目标检测模块，用于实时采集目标车辆后方图像，并根据目标车辆后方图像获取目标车辆后方各移动目标的坐标信息，并将各目标的坐标信息发送至安全判定模块；安全判定模块，用于根据接收到的坐标信息，确定目标车辆后方是否存在威胁目标车辆安全的危险目标，若存在，则根据危险目标的坐标信息生成预警消息和轨迹信息，并将危险目标的轨迹信息和预警消息发送至预警及显示模块；预警及显示模块，用于根据所接收到信息，向用户展示危险目标的轨迹信息，并基于预警消息发出相应预警提示信息，该系统能够提高车辆的安全性。

公开(公告)号：CN117131826A

公开(公告)日：2023-11-28

申请号：CN202210542658.X

申请日：2022-05-18

申请人： 西安电子科技大学

发明人： 田聪 ,  曾诚 ,  于斌 ,  段振华 ,  曲南江 ,  李煜 ,  王小兵 ,  张南 ,  陆旭

IPC分类号： G06F30/343 ,  G06F115/02

摘要： 本发明公开了一种时序驱动的力导向布局方法，首先对待处理电路进行处理后生成电路网表；接着对电路网表中的逻辑单元进行随机布局，得到待优化布局结果；其次计算待优化布局结果中每个逻辑单元所受的合力，并基于该合力计算待优化布局结果中逻辑单元的新布局位置，得到又一个待优化布局结果；然后对又一个所述待优化布局结果进行合法化处理，得到合法化结果，该合法化结果作为新的待优化布局结果；当又一个所述待优化布局结果中电路的总线长与合法化结果中电路的总线长收敛至特定标准，获取目标布局结果。本发明引入的力引导部分，可以使逻辑单元向优化线长和时延成本的方向移动，有效缩短布局时间，且得到较高质量的布局结果。

公开(公告)号：CN113238759B

公开(公告)日：2023-02-03

申请号：CN202110399134.5

申请日：2021-04-14

申请人： 西安电子科技大学

发明人： 段振华 ,  谷宇天 ,  张南 ,  田聪 ,  王小兵 ,  赵亮 ,  陆旭 ,  于斌 ,  张捷

IPC分类号： G06F8/41 ,  G06F8/76

摘要： 本发明属于计算机程序设计语言及应用技术领域，公开了一种类Python程序设计语言XD‑M的解释系统及方法，所述类Python程序设计语言XD‑M的解释方法包括：对于XD‑M语言中的基本语句和源自建模仿真验证语言MSVL的语句，通过调用MSVL解释器底层接口的方法进行解释；对于具有XD‑M语言特性的语句，为语句建立等价的MSVL语法树，扩展底层接口，编写底层对该语句的解释方法。本发明使用XD‑M语言编写的XD‑M程序可以进行建模、仿真和验证，提高了XD‑M语言的正确性、可靠性和安全性，实现类Python的使用简单变量而无需类型声明的编程风格，提高XD‑M程序的灵活性；依托MinGW开发环境。

公开(公告)号：CN113778381A

公开(公告)日：2021-12-10

申请号：CN202110933517.6

申请日：2021-08-14

申请人： 西安电子科技大学

发明人： 张南 ,  宁新亚 ,  段振华 ,  田聪 ,  王小兵 ,  赵亮 ,  陆旭 ,  于斌

IPC分类号： G06F8/10 ,  G06F16/33

摘要： 本发明属于计算机程序设计语言及应用技术领域，公开了一种PPTL规范挖掘系统和方法，所述PPTL规范挖掘系统，包括Trace生成模块、Trace解析模块、PPTL_LNFG转换模块、LNFG实例化模块、LNFG检测模块和挖掘结果返回模块。本发明利用完全正则的PPTL形式化待挖掘的性质，将PPTL一次性转为LNFG从而减少时间的浪费，再用类似广度优先遍历的方式将trace中的事件与LNFG边上的PPTL状态公式进行对比，从而挖掘出满足程序执行trace的规范，且减少出现内存崩溃的情况，很好地解决了现有技术挖掘规范时由于重复将相同或类似的PPTL转为NF而导致挖掘时间过长的问题。

公开(公告)号：CN113434132A

公开(公告)日：2021-09-24

申请号：CN202110498384.4

申请日：2021-05-08

申请人： 西安电子科技大学

发明人： 王小兵 ,  王一宁 ,  贺照易 ,  于斌 ,  段振华 ,  赵亮 ,  田聪 ,  张南

IPC分类号： G06F8/35 ,  G06F8/10 ,  G06Q50/20

摘要： 本发明属于系统形式化建模与验证领域和智能排课技术领域，公开了一种智能排课建模验证方法、系统，所述智能排课建模验证方法包括：使用MSVL语言对排课系统的功能需求分析进行系统建模，自定义业务实体的MSVL数据结构及算法，将核心模块编写为MSVL代码；使用命题投影时序逻辑PPTL公式描述系统期望性质，包括对课程、教师、教室、学生的约束在内的排课业务性质；使用PPTLCheck对系统MSVL代码与PPTL性质公式进行自动的模型检测验证。本发明能够在满足学校教学管理要求的前提下，较为合理地利用教学资源编排课表，且及时响应教学资源和约束条件的变化，是排课系统和基于MSVL的验证方法的成功结合。

公开(公告)号：CN117689041B

公开(公告)日：2024-04-19

申请号：CN202410108095.2

申请日：2024-01-26

申请人： 西安电子科技大学

发明人： 陈浩 ,  田聪 ,  于斌 ,  贺子轩

IPC分类号： G06N20/00 ,  G06N5/04 ,  G06F16/332

摘要： 本发明公开了一种云端一体化的嵌入式大语言模型训练方法及语言问答方法，该训练方法应用于边缘端，包括：输入测试样本至第一待训练模型，推理获得第一待训练模型的困惑度和吞吐率；当困惑度和吞吐率不满足用户需求时，将相关信息发送至与自身通信连接的至少一个服务器，以使服务器结合训练样本和正则化损失函数对第二待训练模型进行训练后，将训练完成的第二待训练模型的网络参数下发至边缘端；返回上述推理获得第一待训练模型的困惑度和吞吐率的步骤，直至困惑度和吞吐率满足用户需求时，将对应的第一待训练模型作为语言问答模型。本发明提供的训练方法实现了推理速度和准确度之间的平衡，得到的语言问答模型具有更高效、智能的语言处理能力。

公开(公告)号：CN117312137A

公开(公告)日：2023-12-29

申请号：CN202311154956.2

申请日：2023-09-07

申请人： 西安电子科技大学

发明人： 于斌 ,  刘元哲 ,  邢恒睿 ,  王宇兴 ,  林滕劼 ,  李鸿 ,  杨铠铭 ,  陆旭 ,  田聪 ,  王小兵 ,  赵亮

IPC分类号： G06F11/36 ,  G06F9/48

摘要： 本发明公开了一种面向中断驱动程序的原子性违反缺陷检测方法及装置，该方法包括：确定中断驱动程序对应的所有节点中的中断节点，以及每个中断节点对应的中断驱动程序中的会受影响的中断服务例程；根据中断驱动程序生成可达树，得到所有节点中各个节点的原始状态；根据可达树的路径走向确定待处理的中断节点，针对每个待处理的中断节点的原始状态对应的程序语句对中断驱动程序中的共享变量的访问情况、以及会受影响的中断服务例程对共享变量的访问情况，确定原始状态是否存在对应的中断触发状态，并当存在时，生成中断触发状态的后继状态流，并记录对每个共享变量的访问信息，根据记录的访问信息和不可序列化的交织模式，检测原子性违反缺陷。

公开(公告)号：CN117094263A

公开(公告)日：2023-11-21

申请号：CN202210520515.9

申请日：2022-05-13

申请人： 西安电子科技大学

发明人： 田聪 ,  刘廷 ,  于斌 ,  段振华 ,  曲南江 ,  张学士 ,  王小兵 ,  张南 ,  陆旭

IPC分类号： G06F30/347

摘要： 本发明涉及一种基于商用Xilinx Virtex‑7FPGA芯片资源模型的解析绘制方法，包括：通过解析.xml格式的Virtex‑7FPGA架构体系文件，获取Virtex‑7FPGA芯片属性信息存储至第一结构体中；通过解析.net格式的网表电路文件，获取网表电路文件的资源信息存储在集群网表类中；通过解析.place格式的电路布局文件，获取电路布局文件的资源信息存储至第二结构体中；根据第一结构体、集群网表类、第二结构体绘制Virtex‑7FPGA芯片架构、电路的可布局块分布以及网络连接；通过解析.route格式的电路布线文件，获取电路布线文件的资源信息，并存储轨迹向量中；根据集群网表类、电路布线文件的资源信息和预设布线资源图，绘制电路的布线连接和关键布线路径时延。本发明整体运行效率较为高效且消耗资源较低。

公开(公告)号：CN113626813A

公开(公告)日：2021-11-09

申请号：CN202110876832.X

申请日：2021-07-31

申请人： 西安电子科技大学

发明人： 于斌 ,  陆旭 ,  田聪 ,  段振华 ,  张南 ,  曲南江

IPC分类号： G06F21/56 ,  G06F11/36

摘要： 本发明属于程序运行验证技术领域，公开了一种基于运行时验证的边缘服务器DoS攻击检测方法，所述基于运行时验证的边缘服务器DoS攻击检测方法包括：采用PPTL公式形式化描述边缘服务器预期行为；采用PPTL公式形式化描述边缘服务器DoS攻击特征；针对PPTL公式中涉及的程序变量与程序函数，对边缘服务器运行程序进行插桩；针对边缘服务器程序的动态执行轨迹，采用并行运行时验证框架检测程序运行状态，根据检测结果判断边缘服务器是否正在被DoS攻击。本发明提供的基于并行运行时验证框架能够充分利用边缘服务器的空闲计算与存储资源，提高验证效率，及时发现攻击，还能够使得程序执行的每一个状态均能够得到可靠的验证，有效保障了边缘服务器安全性。

公开(公告)号：CN116861433A

公开(公告)日：2023-10-10

申请号：CN202310594839.1

申请日：2023-05-24

申请人： 西安电子科技大学

发明人： 张诗雯 ,  谷卓亚 ,  于斌 ,  李昱霖 ,  刘屹 ,  张钰涵 ,  陆旭 ,  田聪

IPC分类号： G06F21/57 ,  G06F21/64 ,  G06F21/53 ,  G06F21/62 ,  G06F21/56 ,  G06Q40/04 ,  G06F8/41

摘要： 本发明公开了一种基于No GIL并行的以太坊智能合约交易缺陷检测方法及装置，本发明所提供的一种基于No GIL并行的以太坊智能合约交易缺陷检测方法中：利用以太坊虚拟机重放交易，收集交易过程中字节码级别的跟踪数据；根据跟踪数据间的依赖关系划分跟踪数据，以模拟EVM堆栈构建交易处理图；基于No GIL对交易处理图进行处理，构造中间表示信息，得到数据文件；利用预设检测规则对数据文件进行检测，进而检测交易过程中是否存在被攻击的隐患。由于本发明实施例使用基于No GIL的并行方法对字节码进行解析，因此原本最容易超时的交易处理图构建和转换部分的效率极大提高，缩短了攻击检测的时间。