-
公开(公告)号：CN113381756B
公开(公告)日：2022-10-25
申请号：CN202110570792.6
申请日：2021-05-25
Applicant: 西安博瑞集信电子科技有限公司
Abstract: 本发明适用于射频集成电路领域，公开了自动频率控制电路和锁相环电路，锁相环电路包括自动频率控制电路，自动频率控制电路包括两个8分频器、两个采样器和自动频率控制器；一个8分频器接收参考信号，并对参考信号进行降频后输出分频信号；另一个8分频器接收压控振荡器输出的分频后的信号，并对压控振荡器输出的分频后的信号进行降频后输出分频信号；两个采样器分别利用锁相环电路的8/9分频器输出的分频信号作为时钟信号对两个8分频器输出的分频信号进行采样；自动频率控制器根据两个采样器的输出信号寻找目标频率所在的压控振荡器子带，并输出压控振荡器子带控制位信号给压控振荡器，该锁相环电路的整体工作速度能够得到提高。
-
公开(公告)号：CN113225078B
公开(公告)日：2022-10-04
申请号：CN202110493730.X
申请日：2021-05-07
Applicant: 西安博瑞集信电子科技有限公司
Inventor： 张秀娟
Abstract: 本申请实施例公开了一种开关单元，涉及电器元件技术领域，可以解决时钟馈通效应影响输出信号的问题。其中，该开关单元包括至少一个屏蔽管、开关管和伪开关管。其中，该至少一个屏蔽管与电流源输入口相连，该开关管与至少一个屏蔽管中的两个开关管相连，该至少一个屏蔽管与伪开关管相连，该伪开关管与电流源输出口相连。
-
公开(公告)号：CN113225078A
公开(公告)日：2021-08-06
申请号：CN202110493730.X
申请日：2021-05-07
Applicant: 西安博瑞集信电子科技有限公司
Inventor： 张秀娟
Abstract: 本申请实施例公开了一种开关单元，涉及电器元件技术领域，可以解决时钟馈通效应影响输出信号的问题。其中，该开关单元包括至少一个屏蔽管、开关管和伪开关管。其中，该至少一个屏蔽管与电流源输入口相连，该开关管与至少一个屏蔽管中的两个开关管相连，该至少一个屏蔽管与伪开关管相连，该伪开关管与电流源输出口相连。
-
公开(公告)号：CN113225072A
公开(公告)日：2021-08-06
申请号：CN202110547268.7
申请日：2021-05-19
Applicant: 西安博瑞集信电子科技有限公司
IPC: H03L7/085
Abstract: 本发明适用于锁相环锁定检测领域，公开了基于过采样算法的锁定检测电路包括分频电路A、分频电路B、采样电路、比较电路和控制电路，基于过采样算法的锁定检测电路将分频后的参考时钟信号和分频后的反馈时钟信号同时送入所述采样电路的数据输入端，高频采样时钟控制采样电路的时钟输入端，实现对锁相环参考时钟频率和反馈时钟频率的采集，采集结果与比较电路的输入端相连，利用比较电路实现对采样结果的判断，从而判定锁相环的锁定状态。采用高频段的采样时钟去同时对分频后的参考时钟和分频后的反馈时钟采样，这种方式很大程度上缩短了锁定判断周期，且参考时钟信号和反馈时钟信号的相位检测更加频繁，锁定误判的几率大大减小。
-
公开(公告)号：CN113225072B
公开(公告)日：2022-10-04
申请号：CN202110547268.7
申请日：2021-05-19
Applicant: 西安博瑞集信电子科技有限公司
IPC: H03L7/085
Abstract: 本发明适用于锁相环锁定检测领域，公开了基于过采样算法的锁定检测电路包括分频电路A、分频电路B、采样电路、比较电路和控制电路，基于过采样算法的锁定检测电路将分频后的参考时钟信号和分频后的反馈时钟信号同时送入所述采样电路的数据输入端，高频采样时钟控制采样电路的时钟输入端，实现对锁相环参考时钟频率和反馈时钟频率的采集，采集结果与比较电路的输入端相连，利用比较电路实现对采样结果的判断，从而判定锁相环的锁定状态。采用高频段的采样时钟去同时对分频后的参考时钟和分频后的反馈时钟采样，这种方式很大程度上缩短了锁定判断周期，且参考时钟信号和反馈时钟信号的相位检测更加频繁，锁定误判的几率大大减小。
-
Patent Agency Ranking
公开(公告)号：CN113381751B
公开(公告)日：2022-09-20
申请号：CN202110641848.2
申请日：2021-06-09
Applicant: 西安博瑞集信电子科技有限公司
Abstract: 本发明适用于射频集成电路领域，公开了预分频器，包括级联的2或3分频电路，分别为第零级2或3分频电路至第四级2或3分频电路，相邻两级2或3分频电路由晶体管开关连接，晶体管开关控制相邻两级2或3分频电路之间的通断，第零级2或3分频电路对时钟信号进行2‑3分频，第零级2或3分频电路和第一级2或3分频电路导通，对时钟信号进行4‑7分频，第零级2或3分频电路至第二级2或3分频电路导通，对时钟信号进行8‑15分频，第零级2或3分频电路至第三级2或3分频电路导通，对时钟信号进行16‑31分频，第零级2或3分频电路至第四级2或3分频电路导通，用于对时钟信号进行32‑63分频，该预分频器在实现1到63分频功能的同时，优化了芯片的面积和功耗。
-
公开(公告)号：CN111313696A
公开(公告)日：2020-06-19
申请号：CN202010270365.1
申请日：2020-04-08
Applicant: 西安博瑞集信电子科技有限公司
Inventor： 张秀娟
IPC: H02M3/07
Abstract: 本发明公开了一种低电流失配宽输出电压范围的电荷泵，包括：控制模块、动态开关、电压迟滞比较器以及电荷泵模块，所述控制模块根据电压迟滞比较器反馈的信息控制电荷泵模块和动态开关；所述动态开关根据控制模块反馈的信息完成电流通路的切换；所述电压迟滞比较器经过动态控制开关对电荷泵模块输出端的电压进行采样，并将结果反馈至控制模块；所述电荷泵模块输出稳定的电流电压，避免CMOS管被击穿。本发明提高了电荷泵输出电压的范围，降低了电荷从输出端经未开启电荷泵子模块泄漏的风险。
-
公开(公告)号：CN112187237B
公开(公告)日：2021-12-21
申请号：CN202011055836.3
申请日：2020-09-29
Applicant: 西安博瑞集信电子科技有限公司
IPC: H03K17/687
Abstract: 本申请实施例公开了一种使能电路，该使能电路包括：第一MOS管、第二MOS管、开关管和电流镜；其中，第一MOS管与所述开关管、第二MOS管连接、电流镜连接；第二MOS管与电流镜、被使能电路AMP连接；电流镜包括至少一个MOS管。本申请实施例提供一种使能电路，可以解决使能电路结构复杂的问题。
-
公开(公告)号：CN113381751A
公开(公告)日：2021-09-10
申请号：CN202110641848.2
申请日：2021-06-09
Applicant: 西安博瑞集信电子科技有限公司
Abstract: 本发明适用于射频集成电路领域，公开了预分频器，包括级联的2或3分频电路，分别为第零级2或3分频电路至第四级2或3分频电路，相邻两级2或3分频电路由晶体管开关连接，晶体管开关控制相邻两级2或3分频电路之间的通断，第零级2或3分频电路对时钟信号进行2‑3分频，第零级2或3分频电路和第一级2或3分频电路导通，对时钟信号进行4‑7分频，第零级2或3分频电路至第二级2或3分频电路导通，对时钟信号进行8‑15分频，第零级2或3分频电路至第三级2或3分频电路导通，对时钟信号进行16‑31分频，第零级2或3分频电路至第四级2或3分频电路导通，用于对时钟信号进行32‑63分频，该预分频器在实现1到63分频功能的同时，优化了芯片的面积和功耗。
-
公开(公告)号：CN112187237A
公开(公告)日：2021-01-05
申请号：CN202011055836.3
申请日：2020-09-29
Applicant: 西安博瑞集信电子科技有限公司
IPC: H03K17/687
Abstract: 本申请实施例公开了一种使能电路，该使能电路包括：第一MOS管、第二MOS管、开关管和电流镜；其中，第一MOS管与所述开关管、第二MOS管连接、电流镜连接；第二MOS管与电流镜、被使能电路AMP连接；电流镜包括至少一个MOS管。本申请实施例提供一种使能电路，可以解决使能电路结构复杂的问题。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.046 seconds)
