公开(公告)号：CN108933788B

公开(公告)日：2020-11-06

申请号：CN201810715086.4

申请日：2018-07-03

Applicant: 西南交通大学

Inventor： 王小敏 ,  张启鹤 ,  张文芳 ,  史增树

IPC: H04L29/06 ,  H04L9/32 ,  H04L9/06 ,  H04W12/00

Abstract: 一种基于FPGA的RSSP‑II协议MAC码快速验证装置，FPGA1和FPGA2中均通过编程语言硬件编程有以下模块：数据接口模块、MAC调度模块、DES模块、双通道比较模块。其中DES模块包括DES顶模块，DES core模块，Key_schedule子密钥生成模块，crp单轮循环模块。双通道比较模块用于两个FPGA间通信，构成二取二结构，当两个FPGA结果不一致时，通过数据接口模块给CPU发送双通道比较状态标志；若通过双通道比较，则进行后续消息传输，否则进入错误处理程序。本发明采用有限状态机以及流水线的设计方法，在保证处理速度的基础上，充分考虑到系统资源的消耗，达到了速度与面积的平衡。本发明有效降低了高速铁路车地无线安全通信RSSP‑II协议的CPU资源占用，极大提高数据吞吐量，缩短鉴权时延，具有更高的安全性和可靠性。

公开(公告)号：CN108933788A

公开(公告)日：2018-12-04

申请号：CN201810715086.4

申请日：2018-07-03

Applicant: 西南交通大学

Inventor： 王小敏 ,  张启鹤 ,  张文芳 ,  史增树

IPC: H04L29/06 ,  H04L9/32 ,  H04L9/06 ,  H04W12/00

CPC classification number: H04L63/12 ,  H04L9/0625 ,  H04L9/0631 ,  H04L9/3242 ,  H04W12/00

Abstract: 一种基于FPGA的RSSP-II协议MAC码快速验证装置，FPGA1和FPGA2中均通过编程语言硬件编程有以下模块：数据接口模块、MAC调度模块、DES模块、双通道比较模块。其中DES模块包括DES顶模块，DES core模块，Key_schedule子密钥生成模块，crp单轮循环模块。双通道比较模块用于两个FPGA间通信，构成二取二结构，当两个FPGA结果不一致时，通过数据接口模块给CPU发送双通道比较状态标志；若通过双通道比较，则进行后续消息传输，否则进入错误处理程序。本发明采用有限状态机以及流水线的设计方法，在保证处理速度的基础上，充分考虑到系统资源的消耗，达到了速度与面积的平衡。本发明有效降低了高速铁路车地无线安全通信RSSP-II协议的CPU资源占用，极大提高数据吞吐量，缩短车地鉴权时延，具有更高的安全性和可靠性。