-
公开(公告)号：CN101213522A
公开(公告)日：2008-07-02
申请号：CN200680021365.6
申请日：2006-06-29
Applicant: 英特尔公司
IPC: G06F11/16
CPC classification number: G06F11/165 , G06F11/1641 , G06F11/1658 , G06F11/1683
Abstract: 公开了用于降低时钟同步双模冗余系统中的不可纠正错误率的装置和方法的实施例。在一个实施例中，该装置包括两个处理器内核、微校验器、全局校验器以及故障逻辑。微校验器用于检测来自一个内核中的结构的值是否与来自另一内核中的相应结构的值相匹配。全局校验器用于检测两个内核之间的时钟同步故障。故障逻辑用于如果存在时钟同步故障，而校验器检测到不匹配，则使这两个内核重新同步。
-
公开(公告)号：CN101876929B
公开(公告)日：2014-07-23
申请号：CN200911000157.X
申请日：2009-12-25
Applicant: 英特尔公司
IPC: G06F11/16 , G06F15/163
CPC classification number: G06F15/16 , G06F11/1407 , G06F11/1641 , G06F11/1658 , G06F11/1683 , G06F11/1691
Abstract: 本发明公开了使用状态历史来同步冗余处理器的本发明的诸实施例。在一个实施例中，一装置包括两个处理器、用于每个处理器的状态存储器和控制逻辑。每个处理器用于执行相同的指令。状态存储器用于为由处理器执行的每个指令存储压缩的处理器状态信息。控制逻辑用于基于来自状态存储器的条目同步两个处理器。
-
公开(公告)号：CN101876929A
公开(公告)日：2010-11-03
申请号：CN200911000157.X
申请日：2009-12-25
Applicant: 英特尔公司
IPC: G06F11/16 , G06F15/163
CPC classification number: G06F15/16 , G06F11/1407 , G06F11/1641 , G06F11/1658 , G06F11/1683 , G06F11/1691
Abstract: 公开了使用状态历史来同步冗余处理器的本发明的诸实施例。在一个实施例中，一装置包括两个处理器、用于每个处理器的状态存储器和控制逻辑。每个处理器用于执行相同的指令。状态存储器用于为由处理器执行的每个指令存储压缩的处理器状态信息。控制逻辑用于基于来自状态存储器的条目同步两个处理器。
-
公开(公告)号：CN100578462C
公开(公告)日：2010-01-06
申请号：CN200680021365.6
申请日：2006-06-29
Applicant: 英特尔公司
IPC: G06F11/16
CPC classification number: G06F11/165 , G06F11/1641 , G06F11/1658 , G06F11/1683
Abstract: 公开了用于降低时钟同步双模冗余系统中的不可纠正错误率的装置和方法的实施例。在一个实施例中，该装置包括两个处理器内核、微校验器、全局校验器以及故障逻辑。微校验器用于检测来自一个内核中的结构的值是否与来自另一内核中的相应结构的值相匹配。全局校验器用于检测两个内核之间的时钟同步故障。故障逻辑用于如果存在时钟同步故障，而校验器检测到不匹配，则使这两个内核重新同步。
-
-
-
Search Results
4
records
(took 0.023 seconds)
