-
公开(公告)号：CN112165457B
公开(公告)日：2022-12-23
申请号：CN202010923970.4
申请日：2020-09-04
申请人： 苏州浪潮智能科技有限公司
IPC分类号： H04L69/22 , H04L67/06 , H04L69/16 , H04L45/00 , H04L49/9057
摘要： 本申请公开了一种文件重排的方法，包括：对获取到的抓包文件进行解析，得到报文序列；获取报文序列中每个数据包的发送编号及数据长度；根据发送编号及数据长度对报文序列中的数据包进行排序，并根据排序后的报文序列生成对应的重排文件。本申请所提供的技术方案，通过对获取到的抓包文件进行解析，得到报文序列，然后报文序列中数据包的发送编号及数据长度对每个数据包进行排序，并根据排序后的报文序列生成对应的重排文件，实现了乱序的抓包文件进行重排，得到数据包顺序正确的抓包文件，避免了乱序抓包文件对应用层协议分析的影响。本申请同时还提供了一种文件重排的系统、设备及可读存储介质，具有上述有益效果。
-
公开(公告)号：CN111858457B
公开(公告)日：2023-01-10
申请号：CN202010680374.8
申请日：2020-07-15
申请人： 苏州浪潮智能科技有限公司
IPC分类号： G06F15/167
摘要： 本申请提供了一种数据处理方法、装置、系统和FPGA，该方法包括：FPGA接收到待处理数据，并从处理状态寄存器中读取所有的从核处理状态信息；根据从核处理状态信息利用调度算法确定多个目标起始地址；根据目标起始地址将待处理数据映射到用户空间对应的数据映射区域中，以使目标从核从与数据映射区域中对应的目标起始地址中获取并处理待处理数据。本申请通过基于所有的从核处理状态信息，利用调度算法确定目标起始地址，目标起始地址与目标从核对应，然后FPGA将待处理数据映射到与目标起始地址对应的数据映射空间中，以使从核能够分布式处理待处理数据，基于调度算法保证了每个从核处理数据的均匀性，加快了数据处理速度。
-
公开(公告)号：CN111597154A
公开(公告)日：2020-08-28
申请号：CN202010377527.1
申请日：2020-05-07
申请人： 苏州浪潮智能科技有限公司
IPC分类号： G06F16/174 , G06F16/22
摘要： 本申请公开了一种结构化交易数据压缩方法，包括：将当前交易日内预设时刻的数据作为基准数据；根据当前交易日内的基准数据对当前交易日内各个时刻的交易数据进行差值计算，得到差值数据；采用ZigZag算法和Varint算法对所述差值数据进行编码处理，得到压缩结果；根据交易日时间对所述压缩结果添加交易日起始指针，得到压缩数据。通过交易日起始指针结构支持并行处理和随机访问。本申请还公开了一种结构化交易数据解压方法、结构化交易数据压缩装置、结构化交易数据解压装置、服务器以及计算机可读存储介质，具有以上有益效果。
-
公开(公告)号：CN112165457A
公开(公告)日：2021-01-01
申请号：CN202010923970.4
申请日：2020-09-04
申请人： 苏州浪潮智能科技有限公司
IPC分类号： H04L29/06 , H04L29/08 , H04L12/741
摘要： 本申请公开了一种文件重排的方法，包括：对获取到的抓包文件进行解析，得到报文序列；获取报文序列中每个数据包的发送编号及数据长度；根据发送编号及数据长度对报文序列中的数据包进行排序，并根据排序后的报文序列生成对应的重排文件。本申请所提供的技术方案，通过对获取到的抓包文件进行解析，得到报文序列，然后报文序列中数据包的发送编号及数据长度对每个数据包进行排序，并根据排序后的报文序列生成对应的重排文件，实现了乱序的抓包文件进行重排，得到数据包顺序正确的抓包文件，避免了乱序抓包文件对应用层协议分析的影响。本申请同时还提供了一种文件重排的系统、设备及可读存储介质，具有上述有益效果。
-
公开(公告)号：CN112422448A
公开(公告)日：2021-02-26
申请号：CN202010850410.0
申请日：2020-08-21
申请人： 苏州浪潮智能科技有限公司
IPC分类号： H04L12/815 , H04L29/06
摘要： 本申请公开了提供一种FPGA加速卡网络数据传输方法，该方法利用FPGA加速卡的可编程能力，在发送侧进行发送聚合，将小数据包聚合发送，可以减少发送的数据包数量，这样可以减少接收端的网卡中断数量，同时提高接收端网卡DMA Ring Buffer的利用率，降低网络负荷，从而可以提升接收服务器的数据接收效率，同时，该方法充分利用现有系统的资源优化，利用FPGA加速卡的可编程特性，不需要增加硬件方面的资金投入，可以实现降低网络架设使用成本的同时保障网络应用中的高效网络数据传输。本申请还提供了FPGA加速卡网络数据传输装置、设备及一种可读存储介质，具有上述有益效果。
-
公开(公告)号：CN111858457A
公开(公告)日：2020-10-30
申请号：CN202010680374.8
申请日：2020-07-15
申请人： 苏州浪潮智能科技有限公司
IPC分类号： G06F15/167
摘要： 本申请提供了一种数据处理方法、装置、系统和FPGA，该方法包括：FPGA接收到待处理数据，并从处理状态寄存器中读取所有的从核处理状态信息；根据从核处理状态信息利用调度算法确定多个目标起始地址；根据目标起始地址将待处理数据映射到用户空间对应的数据映射区域中，以使目标从核从与数据映射区域中对应的目标起始地址中获取并处理待处理数据。本申请通过基于所有的从核处理状态信息，利用调度算法确定目标起始地址，目标起始地址与目标从核对应，然后FPGA将待处理数据映射到与目标起始地址对应的数据映射空间中，以使从核能够分布式处理待处理数据，基于调度算法保证了每个从核处理数据的均匀性，加快了数据处理速度。
-
公开(公告)号：CN111240921A
公开(公告)日：2020-06-05
申请号：CN202010060025.6
申请日：2020-01-19
申请人： 苏州浪潮智能科技有限公司
IPC分类号： G06F11/26
摘要： 本发明公开了一种DUT功能验证的方法，包括以下步骤：读取和解析数据包得到第一数据帧，并基于第一数据帧生成第一激励信号；将第一激励信号发送给DUT的消息处理模块，并接收DUT对第一激励信号处理并发送的第一输出消息；以及将第一输出消息与基准输出消息进行对比，响应于第一输出消息与基准输出消息一致，认定DUT消息处理功能正常。本发明还公开了一种计算机设备和可读存储介质。本发明通过提供多层次的激励信号接口，便于对DUT分层次、分模块的对DUT输出进行监控验证，实现快速故障定位，及时进行数据对比，减少文件的存储需求提高，可以实现大数据量对DUT的功能验证。
-
公开(公告)号：CN110515727A
公开(公告)日：2019-11-29
申请号：CN201910760115.3
申请日：2019-08-16
申请人： 苏州浪潮智能科技有限公司
IPC分类号： G06F9/50
摘要： 本申请公开了一种FPGA的内存空间操作方法，包括：当应用程序对目标FPGA的内存空间进行操作时，根据所述操作确定内存空间申请请求；根据所述内存空间申请请求对所述目标FPGA进行内存空间分配，得到内存地址；将所述内存地址发送至所述应用程序，以便所述应用程序根据所述内存地址对所述目标FPGA的内存空间进行操作。通过在应用程序操作内存空间时，根据内存空间申请请求对内存空间进行动态分配，以便应用程序实时获取到动态分配的内存地址，提高内存使用的利用率，并且降低了应用程序的开发成本。本申请还公开了一种FPGA的内存空间操作设备、服务器以及计算机可读存储介质，具有以上有益效果。
-
-
-
-
-
-
-
搜索结果
8 条记录 (耗时 0.032 秒)
