公开(公告)号：CN110268634B

公开(公告)日：2023-06-13

申请号：CN201780072435.9

申请日：2017-11-17

Applicant: 苏伊士集团 ,  GRDF公司

Inventor： J·L·多恩斯泰特

IPC: H03M13/03 ,  H03M13/11

Abstract: 本发明涉及准正则的LDPC(低密度奇偶校验)码的编码器和解码器，其考虑到由基于原模图的Tanner二分图表示的控制矩阵，该Tanner二分图包括该图的128个变量节点和该图的64个约束节点，并且该原模图包括8个变量节点和4个约束节点，所述图的每个约束节点连接到所述图的7个变量节点，所述图的每个变量节点连接到所述图的3或4个约束节点，所述图的每个周期的长度大于或等于6；并且所述码的最小距离大于或等于14。

公开(公告)号：CN110268634A

公开(公告)日：2019-09-20

申请号：CN201780072435.9

申请日：2017-11-17

Applicant: 苏伊士集团 ,  GRDF公司

Inventor： J·L·多恩斯泰特

IPC: H03M13/03 ,  H03M13/11

Abstract: 本发明涉及准正则的LDPC(低密度奇偶校验)码的编码器和解码器，其考虑到由基于原模图的Tanner二分图表示的控制矩阵，该Tanner二分图包括该图的128个变量节点和该图的64个约束节点，并且该原模图包括8个变量节点和4个约束节点，所述图的每个约束节点连接到所述图的7个变量节点，所述图的每个变量节点连接到所述图的3或4个约束节点，所述图的每个周期的长度大于或等于6；并且所述码的最小距离大于或等于14。