公开(公告)号：CN115204079A

公开(公告)日：2022-10-18

申请号：CN202210820286.2

申请日：2022-07-13

申请人： 芯华章科技股份有限公司

发明人： 杨凯 ,  傅勇

IPC分类号： G06F30/33

摘要： 本发明涉及一种数字电路的逻辑分割方法，包括以下步骤：读取数字电路的一RTL设计文件；对读取到的RTL设计文件进行架构分析，确定RTL设计中各个功能模块之间的连接关系；基于RTL设计中各个功能模块之间的连接关系和特征，对该RTL设计中的功能模块进行分割，拆分为若干具有不同特征的子设计，形成新的拓扑结构；对新的拓扑结构中的每个节点进行编译；根据新的拓扑结构构建各个节点之间的通信通道；将编译好的各个节点进行仿真。

公开(公告)号：CN118364756A

公开(公告)日：2024-07-19

申请号：CN202310067404.1

申请日：2023-01-18

申请人： 芯华章科技股份有限公司

发明人： 王程禹 ,  杨晔 ,  杨凯 ,  傅勇

IPC分类号： G06F30/33

摘要： 本申请提供一种用于仿真逻辑系统设计的验证系统、方法、电子设备和非暂态计算机可读存储介质。其中，所述验证系统包括多个节点以及与所述多个节点对应的多个通信接口，所述多个节点包括：与第一验证工具关联的第一节点，所述第一节点配置为向所述第一验证工具提供第一通信接口，所述第一验证工具配置为运行所述逻辑系统设计的第一部分；与第二验证工具关联的第二节点，所述第二节点配置为向所述第二验证工具提供第二通信接口，所述第一通信接口与所述第二通信接口通信地耦接，所述第二验证工具配置为运行所述逻辑系统设计的第二部分。