用于智能卡芯片个性化的方法和系统

    公开(公告)号:CN104756123B

    公开(公告)日:2017-05-10

    申请号:CN201380049538.5

    申请日:2013-10-08

    IPC分类号: G06F21/31 G06F21/44

    摘要: 一种被配置用于个性化至少一个芯片(IC)的方法和系统,芯片将被集成至智能卡内,包括与连接至该芯片(IC)的(现场可编程门阵列)FPGA设备(WB)关联的测试仪(T),该芯片(IC)是包括多个芯片的排列和用于检验晶片(W)上芯片(IC)存在的一次性的硬件模块(HM)的晶片的一部分。测试仪(T)发送第一密码(S1)至FPGA设备(WB),其发送命令(C)至芯片以初始化测试模式激活。FPGA设备(WB)通过使用由从芯片(IC)接收的真正随机数(R)和第一密码(S1)参数化的加密算法(E)加密第二密码(S2)以获取被发送至芯片(IC)的第一密文(M1)。芯片(IC)通过使用由随机数(R)和第一密码(S1)参数化的逆加密算法(E‑)解密第一密文(M1)获取的结果上执行布尔函数(F)来确定第二密文(M2)。第二密文(M2)与通过在临时存储在芯片(IC)上的第二密码(S2)上执行布尔函数(F)获取的计算结果F(S2)进行比较。只有当芯片(IC)的测试模式由第二密文(M2)和计算的结果F(S2)之间成功的比较被使能,FPGA设备(WB)才执行芯片(IC)的个性化。

    序列验证
    4.
    发明授权

    公开(公告)号:CN109891425B

    公开(公告)日:2022-11-15

    申请号:CN201780061291.7

    申请日:2017-08-02

    IPC分类号: G06F21/72 G06F21/55

    摘要: 公开了一种在包括指令序列的例如密码操作的操作执行环境中监视执行的方法。监视从主处理器向例如密码处理器的一个或多个辅助处理器以序列发送的用于执行操作的指令,使用验证信息验证指令序列。该方法包括响应于序列验证成功,启动从执行环境输出操作结果,或者响应于序列验证失败,生成验证失败信号。

    保护解码器中的解码密钥的方法和执行所述方法的解码器

    公开(公告)号:CN105900441B

    公开(公告)日:2018-12-18

    申请号:CN201480040872.9

    申请日:2014-07-04

    IPC分类号: H04N21/438 H04N21/4623

    摘要: 本发明涉及一种用于保护解码器(10)中的控制字的方法,该解码器用于对那些控制字保护的数字内容进行解扰,所述方法包括以下步骤:‑对于所述解码器的每个解扰单元(14),将由与解扰单元关联的标识符(ID)引用的配对密钥(PK)加载到目录(22)中;‑接收由指示所引用的至少一个加密控制字,使得其可以识别期望的解扰单元;‑使用与安全模块(30)共享的第一密钥解密控制字;‑在日志中识别其标识符与和控制字关联的期望使用的指示(D)对应的配对密钥;‑使用所述配对密钥加密控制字;‑以按时间顺序和引用方式将控制字存储在日志(15)中。

    使用物理不可克隆函数的密码密钥配置

    公开(公告)号:CN112715017A

    公开(公告)日:2021-04-27

    申请号:CN201980055776.4

    申请日:2019-06-21

    IPC分类号: H04L9/32 H04L9/08

    摘要: 本公开涉及一种在芯片组(1)中获取密码密钥的方法。可以使用芯片组(1)的物理不可克隆函数(以下称为:PUF)(22)来生成初始配置消息。当使用初始配置消息作为向PUF(22)的输入时,所述PUF(22)可以生成预定值。可以将初始配置消息传输到客户端访问服务器(31)。可以从客户端访问服务器(31)接收变更后的配置消息,其中变更后的配置消息是由客户端访问服务器(31)基于初始配置消息生成的。可以使用变更后的配置消息作为向PUF(22)的输入来从PUF(22)获取密码密钥。

    序列验证
    9.
    发明公开

    公开(公告)号:CN109891425A

    公开(公告)日:2019-06-14

    申请号:CN201780061291.7

    申请日:2017-08-02

    IPC分类号: G06F21/72 G06F21/55

    摘要: 公开了一种在包括指令序列的例如密码操作的操作执行环境中监视执行的方法。监视从主处理器向例如密码处理器的一个或多个辅助处理器以序列发送的用于执行操作的指令,使用验证信息验证指令序列。该方法包括响应于序列验证成功,启动从执行环境输出操作结果,或者响应于序列验证失败,生成验证失败信号。

    用于智能卡芯片个性化的方法和系统

    公开(公告)号:CN104756123A

    公开(公告)日:2015-07-01

    申请号:CN201380049538.5

    申请日:2013-10-08

    IPC分类号: G06F21/31 G06F21/44

    摘要: 一种被配置用于个性化至少一个芯片(IC)的方法和系统,芯片将被集成至智能卡内,包括与连接至该芯片(IC)的(现场可编程门阵列)FPGA设备(WB)关联的测试仪(T),该芯片(IC)是包括多个芯片的排列和用于检验晶片(W)上芯片(IC)存在的一次性的硬件模块(HM)的晶片的一部分。测试仪(T)发送第一密码(S1)至FPGA设备(WB),其发送命令(C)至芯片以初始化测试模式激活。FPGA设备(WB)通过使用由从芯片(IC)接收的真正随机数(R)和第一密码(S1)参数化的加密算法(E)加密第二密码(S2)以获取被发送至芯片(IC)的第一密文(M1)。芯片(IC)通过使用由随机数(R)和第一密码(S1)参数化的逆加密算法(E-)解密第一密文(M1)获取的结果上执行布尔函数(F)来确定第二密文(M2)。第二密文(M2)与通过在临时存储在芯片(IC)上的第二密码(S2)上执行布尔函数(F)获取的计算结果F(S2)进行比较。只有当芯片(IC)的测试模式由第二密文(M2)和计算的结果F(S2)之间成功的比较被使能,FPGA设备(WB)才执行芯片(IC)的个性化。