相位时钟校正的设备与方法

    公开(公告)号:CN111798894B

    公开(公告)日:2024-11-08

    申请号:CN202010235418.6

    申请日:2020-03-30

    IPC分类号: G11C7/22 H03K5/26

    摘要: 本申请涉及相位时钟校正的设备与方法。在一些实例中,时钟校正可包含两个阶段的占空比调节。在第一阶段中,可调节多个时钟信号的占空比。这些时钟信号可基于输入时钟信号及其反信号。在此阶段期间提供给时钟信号的占空比调节可基于调节前的时钟信号的占空比与另一时钟信号的占空比之间的差异。在第二阶段中,可调节输入时钟信号及其反信号的占空比。提供给输入时钟信号和/或其反信号的占空比调节可基于在其占空比已被调节之后从所述多个时钟信号产生的时钟信号。

    存储器装置低功率模式
    2.
    发明公开

    公开(公告)号:CN118486345A

    公开(公告)日:2024-08-13

    申请号:CN202410694689.6

    申请日:2019-12-19

    摘要: 本申请涉及存储器装置低功率模式。存储器装置可响应于各个条件和用户约束而在不同模式中操作。此类模式可包含功率节省或低功率模式。当处于所述低功率模式时,所述存储器装置可避免在包含于所述存储器装置中的所述存储器阵列中的一或多个上进行操作,例如自刷新操作。所述存储器装置可解除激活外部接口组件及可产生所述存储器阵列的操作电压的组件,同时所述存储器装置可继续为存储所述存储器装置的操作信息的电路供电。所述存储器装置可在其它操作模式中采用类似技术以适应或响应不同条件或用户约束。

    用于多电平信号调制的后同步码
    3.
    发明公开

    公开(公告)号:CN115428075A

    公开(公告)日:2022-12-02

    申请号:CN202180011223.6

    申请日:2021-01-26

    摘要: 描述用于多电平信号调制的后同步码的方法、系统和装置。可以具有至少两(2)个相异信号电平的多电平信号驱动总线的一或多个信道。在以所述多电平信号驱动所述总线之后,可端接所述信道中的至少一(1)个。在一些实例中,所述信道可端接到相对高信号电平。在端接之前,可以具有中间信号电平的后同步码驱动所述信道。在端接所述信道(例如,端接到高信号电平)之前将所述信道驱动到中间信号电平可避免所述信号的最大转变。举例来说,可避免最低电势信号电平与所述高信号电平(例如,端接电平)之间的转变。

    动态配置总线的传输线
    4.
    发明授权

    公开(公告)号:CN112997163B

    公开(公告)日:2022-08-02

    申请号:CN201980071126.9

    申请日:2019-09-25

    摘要: 本申请案涉及动态配置总线的传输线。所述总线可处于两个电子装置(例如,控制器和存储器装置)之间。第一装置可确定待经由数据总线与第二装置传送的位(例如,数据位、控制位)的数量。所述第一装置可将所述数据总线分割成第一组传输线(例如,基于数据位的所述数量)和第二组传输线(例如,基于控制位的所述数量)。所述第一装置可经由所述第一组传输线传送所述数量的数据位且经由所述第二组传输线传送所述数量的控制位。在一些情况下,所述第一装置可基于待在不同时间与所述第二装置传送的数据位和控制位的不同数量而重新分割所述数据总线。

    用于存储器装置的信道调制

    公开(公告)号:CN113383324A

    公开(公告)日:2021-09-10

    申请号:CN202080012184.7

    申请日:2020-01-16

    IPC分类号: G06F13/16 G06F11/10 G11C7/10

    摘要: 描述用于存储器装置的信道调制的方法、系统和装置。系统可包含存储器装置和与所述存储器装置耦合的主机装置。所述系统可配置成传送使用第一调制方案调制的第一信号且传送基于所述第一信号及使用第二调制方案调制的第二信号。所述第一调制方案可包含跨越第一电压范围的第一数量的电压电平,且所述第二调制方案可包含跨越不同于(例如,小于)所述第一电压范围的第二电压范围的第二数量的电压电平。所述第一信号可包含经由数据信道携载的写入数据,且所述第二信号可包含经由错误检测信道携载的基于所述写入数据的错误检测信息。

    报告控制信息错误
    6.
    发明公开

    公开(公告)号:CN113366448A

    公开(公告)日:2021-09-07

    申请号:CN201980089984.6

    申请日:2019-12-19

    IPC分类号: G06F11/07 G06F11/14 G06F11/30

    摘要: 描述用于报告控制信息错误的方法、系统和装置。可在操作期间监测存储器阵列的状态。在检测到错误(例如,在接收到的控制信息中)之后,所述存储器装置可进入第一状态(例如,锁定状态)并且可向主机装置指示检测到错误、在检测到所述错误之前所述存储器阵列的所述状态和/或携载所接收的控制信息的控制信号的至少一部分。所述主机装置可基于接收到所述错误的所述指示和/或所述控制信号的所述副本,诊断所述错误的原因。在识别和/或解析所述错误的所述原因之后,所述主机装置可基于从所述存储器装置接收到所述原始状态而发射一或多个命令(例如,解锁所述存储器装置并且将所述存储器阵列返回到所述原始状态)。

    用于多电平信令的预失真

    公开(公告)号:CN112567463B

    公开(公告)日:2024-09-20

    申请号:CN201980053507.4

    申请日:2019-08-13

    IPC分类号: G11C11/56 G11C11/22

    摘要: 本申请案针对于用于多电平信令的预失真。一种装置可识别将在两个传输线上同时发射的两个多电平信号。所述装置可估计预期将在传播期间由所述多电平信号中的一个对另一多电平信号产生的串扰。基于所述预期串扰,所述装置可产生补偿所述预期串扰的信号。在一些实例中,所述信号可为所述第一信号和消除信号的组合。在一些实例中,一旦已产生所述经补偿信号,便在相应传输线上发射所述经补偿信号并且同时在相应传输线上发射另一多电平信号。

    调适信道电流
    8.
    发明授权

    公开(公告)号:CN113168855B

    公开(公告)日:2024-08-16

    申请号:CN201980076257.6

    申请日:2019-10-02

    IPC分类号: G11C7/10 G11C11/22

    摘要: 本申请案针对于调适信道电流。可在信道上用信号传送第一逻辑值与在所述信道上用信号传送第二(例如后一)逻辑值之间的转变时段期间调适所述信道上的电流。调适所述电流可包含在所述转变时段期间增加或减小所述信道上的所述电流。调适程度可基于所述第一逻辑值和所述后一逻辑值之间的差。在一些情况下,逻辑电路可被配置成确定所述第一逻辑值和后一逻辑值之间的差。所述逻辑电路可被进一步配置成将所述差传送到自适应驱动器。并且所述自适应驱动器可基于所述传送的差调适所述信道的电流。

    使用频率检测的锁相电路系统的频率检测器、设备和方法

    公开(公告)号:CN111756368B

    公开(公告)日:2024-08-16

    申请号:CN202010202324.9

    申请日:2020-03-20

    IPC分类号: H03L7/087

    摘要: 本公开涉及使用频率检测的锁相电路系统的频率检测器、设备和方法。锁相环PLL电路被配置为基于参考时钟信号与反馈时钟信号之间的比较来调整偏置电压的值,并且振荡器电路被配置为基于所述偏置电压的所述值来提供所述反馈时钟信号和相移时钟信号。频率检测器被配置为响应于对所述参考时钟信号与所述反馈时钟信号之间的频率偏差的检测而引起对所述偏置电压的所述值的调整。为了避免亚稳态,所述频率检测器被配置为在检测所述频率偏差之前对所述参考时钟信号或所述反馈时钟信号中的一个施加异步延迟。

    锁相环电路
    10.
    发明授权

    公开(公告)号:CN112422118B

    公开(公告)日:2024-07-19

    申请号:CN202010767969.7

    申请日:2020-08-03

    IPC分类号: H03L7/087 H03L7/10

    摘要: 本公开涉及锁相环电路。本文公开了一种设备,所述设备包含:相位频率检测器,所述相位频率检测器被配置成比较第一时钟信号与第二时钟信号之间的相位差以生成相位检测信号;以及转换速率控制器,所述转换速率控制器被配置成当选择信号处于第一状态时降低所述第一时钟信号的转换速率。