-
公开(公告)号:CN115480742A
公开(公告)日:2022-12-16
申请号:CN202110667105.2
申请日:2021-06-16
Applicant: 网络通信与安全紫金山实验室
IPC: G06F8/30
Abstract: 本发明提供一种QC‑LDPC码块并行译码器硬件代码生成方法及装置,所述方法包括:获取QC‑LDPC码块并行译码器的设计参数;基于所述设计参数确定QC‑LDPC码块并行译码器的硬件架构中每一底层模块的规模;基于每一底层模块的规模生成每一底层模块的硬件代码文件。本发明提供的QC‑LDPC码块并行译码器硬件代码生成方法及装置,根据用户给定的参数计算出LDPC码块并行译码器中各个模块的规模,通过专门的函数为每个模块生成硬件代码,提高了硬件代码生成的效率。