-
公开(公告)号：CN1825977B
公开(公告)日：2010-11-03
申请号：CN200610002573.3
申请日：2001-03-17
Applicant: 索尼公司
CPC classification number: H04N9/8042 , H04N5/781 , H04N9/7921 , H04N9/8063
Abstract: 一个系统，根据由一个记录系统同步控制部分(42)产生的一个记录时钟，用于输入到A/D转换处理部分(18a)的一个记录视频信号记录在一个记录介质上，并且根据一个重放系统同步控制部分(44)，用于把记录在该记录介质上的视频信号输出到外部。 当切换和输出输入到A/D转换处理部分(18a)的记录视频信号和记录在该记录介质中的再生视频信号、然后由一个MPEG AV解码器(31)解码和输出，该记录视频信号被暂存在一个帧同步器(43)中，并且根据由该重放系统同步控制部分(44)产生的一个再生时钟，存储在该帧同步器(43)中的该记录视频信号和由该MTEGAV解码器(31)解码的再生视频信号被切换和输出。
-
公开(公告)号：CN1132431C
公开(公告)日：2003-12-24
申请号：CN95117109.7
申请日：1995-09-05
Applicant: 索尼公司
IPC: H04N7/32
CPC classification number: H04N9/877 , H04N5/783 , H04N5/85 , H04N9/8042
Abstract: 一种数据再现方法和数据再现装置，能够快速地进行诸如反向再现的特殊再现，而不用频繁访问盘。数据再现装置包括用于对从盘中读取的数据进行解调的解调装置；用于把解调了的数据写入存贮装置和从存贮装置中读取数据的控制装置；用于把从存贮装置读取的数据解码成原始数据的解码装置；还包括检测装置，用于检测附加在每一数据预定单元中以指示数据属性的属性信息，以便响应所检测到的属性信息有选择地对数据进行解码。
-
公开(公告)号：CN1146159C
公开(公告)日：2004-04-14
申请号：CN01116205.8
申请日：2001-04-04
Applicant: 索尼公司
IPC: H04J3/00
CPC classification number: H04N21/23406 , G11B20/10527 , H04N7/52 , H04N21/44004
Abstract: 本发明示出了当一个TS分组被传输到具有传输速率Rt和泄漏速率Rx的传输流缓冲器21中时传输流缓冲器21的缓冲器占用率。传输流缓冲器21的缓冲器占用率增加期间的时间T1、减少期间的时间T2由(Rt-Rx)×T1＝Rx×T2和T1＝(188×8)/Rt表示。时间T是T＝T1+T2＝(188×8)/Rx。因此时间T等于的时间T’。因此，当在时间T’的周期内传输TS分组时，传输流缓冲器21将不上溢并且它至少一秒一次变为空，因此在T-STD模型的模拟中不要求传输流缓冲器21的模拟。
-
公开(公告)号：CN1316838A
公开(公告)日：2001-10-10
申请号：CN01116205.8
申请日：2001-04-04
Applicant: 索尼公司
IPC: H04J3/00
CPC classification number: H04N21/23406 , G11B20/10527 , H04N7/52 , H04N21/44004
Abstract: 本发明示出了当一个TS分组被传输到具有传输速率Rt和泄漏速率Rx的传输流缓冲器21中时传输流缓冲器21的缓冲器占用率。传输流缓冲器21的缓冲器占用率增加期间的时间T1、减少期间的时间T2由(Rt－Rx)×T1=Rx×T2和T1=(188×8)/Rt表示。时间T是T=T1+T2=(188×8)/Rx。因此时间T等于的时间T’。因此，当在时间T’的周期内传输TS分组时，传输流缓冲器21将不上溢并且它至少一秒一次变为空，因此在T－STD模型的模拟中不要求传输流缓冲器21的模拟。
-
公开(公告)号：CN1330492A
公开(公告)日：2002-01-09
申请号：CN01117397.1
申请日：2001-03-17
Applicant: 索尼公司
CPC classification number: H04N9/8042 , H04N5/781 , H04N5/783 , H04N9/7921 , H04N9/8063
Abstract: 一种记录/再现装置2,具有NTSC解码器18,从外部接收视频信号并输出一视频信号到外部;MPEG音频编码器25,从外部接收音频信号并将一音频信号输到外部,同步控制电路40使用输入的同步信号,从输到NTSC解码器18的视频信号中检测同步信号,并产生与输入的同步信号不同的输出同步信号,用于从NTSC解码器18输出视频信号。在装置2中,NTSC解码器18和MPEG音频编码器25使输入的视频信号和音频信号延迟,并根据电路40产生的输出同步信号输出视频信号和音频信号。
-
Patent Agency Ranking
公开(公告)号：CN1141480A
公开(公告)日：1997-01-29
申请号：CN96104040.8
申请日：1996-02-17
Applicant: 索尼公司
IPC: G11B1/12
CPC classification number: H04N9/877 , G11B20/10527 , G11B2020/10666 , H04N5/783 , H04N5/85 , H04N9/8042
Abstract: 数据解码是指对由存储在存储器中及由记录介质重现的数据进行解码。由于解码需要在存储器中存有足够数量的数据，特别是当该数据例如是预测编码的时候，提供一种系统控制器其禁止先前读出的数据重写入存储器。因此，当在正向重现操作期间忽然开始反向重现操作，为了沿反向解码数据，存储器中保存了足够数量的数据。与之相似，系统控制器禁止在反向重现期间将先前读出的数据重写入存储器，及在重新开始正向重现时，为解码保存足够的数据。
-
公开(公告)号：CN1131879A
公开(公告)日：1996-09-25
申请号：CN95117109.7
申请日：1995-09-05
Applicant: 索尼公司
IPC: H04N7/32
CPC classification number: H04N9/877 , H04N5/783 , H04N5/85 , H04N9/8042
Abstract: 一种数据再现方法和数据再现装置，能够快速地进行诸如反向再现的特殊再现，而不用频繁访问盘。数据再现装置包括用于对从盘中读取的数据进行解调的解调装置；用于把解调了的数据写入存贮装置和从存贮装置中读取数据的控制装置；用于把从存贮装置读取的数据解码成原始数据的解码装置；还包括检测装置，用于检测附加在每一数据预定单元中以指示数据属性的属性信息，以便响应所检测到的属性信息有选择地对数据进行解码。
-
公开(公告)号：CN1134156C
公开(公告)日：2004-01-07
申请号：CN98106977.0
申请日：1998-03-19
Applicant: 索尼公司
IPC: H04N5/783
CPC classification number: H04N5/783 , G06T9/004 , G11B27/005 , G11B27/105 , G11B2220/2562 , H04N5/85 , H04N9/8042 , H04N9/8063 , H04N9/8227
Abstract: 本发明可在压缩视频信号的高速再现过程中再现音频信号。数字信号(A)包含压缩视频信号组V PCK和音频信号组A-PCK，其中多个数字信号类型包括被多路复用并包含在作为VOBU的最小再现单元的块上的音频信号，该视频信号组在时轴方向以预测编码进行压缩编码。至少VOUB中的压缩视频信号的一部分参考图像数据与包含在连续区域HS中的音频信号一起再现，该连续区域包含上述最小再现单元中参考图像数据的上述部分。
-
公开(公告)号：CN1326295A
公开(公告)日：2001-12-12
申请号：CN01117243.6
申请日：2001-03-17
Applicant: 索尼公司
CPC classification number: H04N9/8042 , H04N5/781 , H04N9/7921 , H04N9/8063
Abstract: 一个系统,根据由一个记录系统同步控制部分(42)产生的一个记录时钟,用于输入到A/D转换处理部分(18a)的一个记录视频信号记录在一个记录介质上,并且根据一个重放系统同步控制部分(44),用于把记录在该记录介质上的视频信号输出到外部。当切换和输出输入到A/D转换处理部分(18a)的记录视频信号和记录在该记录介质中的再生视频信号、然后由一个MPEG AV解码器(31)解码和输出,该记录视频信号被暂存在一个帧同步器(43)中,并且根据由该重放系统同步控制部分(44)产生的一个再生时钟,存储在该帧同步器(43)中的该记录视频信号和由该MTEG AV解码器(31)解码的再生视频信号被切换和输出。
-
公开(公告)号：CN1075701C
公开(公告)日：2001-11-28
申请号：CN96104040.8
申请日：1996-02-17
Applicant: 索尼公司
IPC: H04N5/907
CPC classification number: H04N9/877 , G11B20/10527 , G11B2020/10666 , H04N5/783 , H04N5/85 , H04N9/8042
Abstract: 数据解码是指对由存储在存储器中及由记录介质重现的数据进行解码。由于解码需要在存储器中存有足够数量的数据，特别是当该数据例如是预测编码的时候，提供一种系统控制器其禁止先前读出的数据重写入存储器。因此，当在正向重现操作期间忽然开始反向重现操作，为了沿反向解码数据，存储器中保存了足够数量的数据。与之相似，系统控制器禁止在反向重现期间将先前读出的数据重写入存储器，及在重新开始正向重现时，为解码保存足够的数据。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.025 seconds)
