-
公开(公告)号:CN113114178B
公开(公告)日:2023-11-14
申请号:CN202110544693.0
申请日:2021-05-19
Applicant: 福州大学
IPC: H03K5/22
Abstract: 本发明涉及一种超再生接收机中比较器阈值电压自校准电路,包括比较器和自校准环路;自校准环路包括低通滤波器、脉宽检测单元、脉宽判决单元、数字处理单元和DAC;利用比较器将振荡包络输入信号A与阈值电压信号B进行比较而产生脉冲信号C;脉冲信号C输入至低通滤波器产生脉冲输出信号D;脉宽检测单元对信号D进行使能计数,输出一个与其脉宽成正比的数值信号E;数值信号E输入至脉宽判决单元并对对数值E大小进行判决和分类,产生使能信号F;信号F输入至数据处理单元;数据处理单元识别信号F并产生数值信号G;数值G输入至数模转换器产生新的阈值电压信号B。本发明实现对超再生机中比较器阈值电压的自校准,以提升接收机的灵敏度。
-
公开(公告)号:CN115189692A
公开(公告)日:2022-10-14
申请号:CN202210825544.6
申请日:2022-07-14
Applicant: 福州大学
Abstract: 本发明提出一种脉宽小数调节运算器,包括:相连接的脉宽小数调节器、状态控制器、整数分频器和脉宽运算器;输入的信号包括分频时钟信号,参考时钟信号,整数分频值N1、N2,小数分频值F;输出信号包括比较结果UP、DW信号。能够帮助锁相环实现小数分频,而理论上不会产生小数杂散问题,且同时锁相环环路带宽可以接近甚至超过锁相环的分辨频率。
-
-
-
公开(公告)号:CN110336559A
公开(公告)日:2019-10-15
申请号:CN201910622998.1
申请日:2019-07-11
Applicant: 福州大学
Abstract: 本发明涉及一种复位信号和采样时钟信号发生装置及其控制方法,包括鉴相器、第一时钟信号发生器、第二时钟信号发生器、复位信号发生器以及初始化单元;包括三个输入信号,分别为输入信号A、输入信号B以及输入信号C;包括六个输出信号,分别为时钟输出信号A、时钟输出信号B、时钟输出信号C、时钟输出信号D、复位输出信号A以及复位输出信号B。本发明可用于数字锁相环电路中作为采样电路的驱动装置。
-
公开(公告)号:CN106656051B
公开(公告)日:2019-08-09
申请号:CN201610910228.3
申请日:2016-10-20
Applicant: 福州大学
IPC: H03C3/02
Abstract: 本发明涉及一种带自校准的频率调制解调器电路,包括:控制电路、压控电流源、第一电容、放电开关、采样电路、第二电容、迟滞比较器、判断电路、电荷泵和第三电容;控制电路分别与压控电流源、判断电路、采样电路以及放电开关第一端相连;压控电流源还分别与第三电容一端、电荷泵、判断电路、采样电路、第一电容一端以及放电开关第二端相连;第三电容的另一端接地;电荷泵与判断电路相连;放电开关第三端与第一电容另一端相连,并接地;采样电路还经第二电容一端连接至迟滞比较器;第二电容另一端接地。本发明所提出的一种带自校准的频率调制解调器电路能够在载波存在较大的频率偏差时实现调频信号的解调,并具有较低电路功耗。
-
公开(公告)号:CN106656051A
公开(公告)日:2017-05-10
申请号:CN201610910228.3
申请日:2016-10-20
Applicant: 福州大学
IPC: H03C3/02
CPC classification number: H03C3/02 , H03C2200/0041 , H03C2200/0062
Abstract: 本发明涉及一种带自校准的频率调制解调器电路,包括:控制电路、压控电流源、第一电容、放电开关、采样电路、第二电容、迟滞比较器、判断电路、电荷泵和第三电容;控制电路分别与压控电流源、判断电路、采样电路以及放电开关第一端相连;压控电流源还分别与第三电容一端、电荷泵、判断电路、采样电路、第一电容一端以及放电开关第二端相连;第三电容的另一端接地;电荷泵与判断电路相连;放电开关第三端与第一电容另一端相连,并接地;采样电路还经第二电容一端连接至迟滞比较器;第二电容另一端接地。本发明所提出的一种带自校准的频率调制解调器电路能够在载波存在较大的频率偏差时实现调频信号的解调,并具有较低电路功耗。
-
-
公开(公告)号:CN113282531B
公开(公告)日:2023-08-11
申请号:CN202110587870.3
申请日:2021-05-28
Applicant: 福州大学
IPC: G06F13/42
Abstract: 本发明涉及一种基于脉冲触发的二端口串行数据收电路,包括发送端和接收端;所述接收端包括脉冲触发器,移位寄存器和串行转并行模块;所述发送端时钟输出CLK分别连接至脉宽触发器以及移位寄存器的时钟输入端;所述发送端数据输出MOSI连接至移位寄存器的数据输入端;所述脉宽触发器输出RST信号,作为移位寄存器的复位端,当RST为逻辑高电平时将清除移位寄存器中的内容;所述脉宽触发器输出FSH信号连接至串行转并行模块的时钟输入端,而移位寄存器的输出逐比特连接至串行转并行模块的数据输入端。本发明电路结构简单、采用通信协议简洁,且端口紧凑。
-
公开(公告)号:CN110212910A
公开(公告)日:2019-09-06
申请号:CN201910622997.7
申请日:2019-07-11
Applicant: 福州大学
IPC: H03K19/173
Abstract: 本发明涉及一种脉冲寄存电路及其控制方法,包括第一开关、第二开关放电通道、可控放电通道、第一电容、第二电容、第一电压检测单元、第二电压检测单元、第一逻辑单元、第二逻辑单元以及单稳态触发器;还包括四个输入信号,分别为输入A、输入B、输入C以及输入D,包括一个输出信号输出A。本发明能够广泛用于数模转换、数字锁相环电路等电路中,实现对电路中脉冲信号的采样、存储、运算和再现等操作。
-
-
-
-
-
-
-
-
-