像素阵列驱动方法、装置和显示面板

    公开(公告)号:CN116710995A

    公开(公告)日:2023-09-05

    申请号:CN202180003628.5

    申请日:2021-11-26

    IPC分类号: G09G3/32

    摘要: 一种像素阵列的驱动方法、装置和显示面板。像素阵列包括多行多列子像素(101),多条栅线(102)和多条数据线(103)交叉限定多行多列子像素(101),子像素(101)电连接的数据线通过开关模块与数据信号端电连接,开关模块接收选择控制信号以切换数据线与数据信号端的连接状态,多行子像素包括相邻的第一行子像素和第二行子像素,驱动方法包括:向第一行子像素和第二子像素分别对应的栅线施加栅极信号(S10);在对第二行子像素施加栅极信号以控制第二行子像素期间,在向第一行子像素施加的栅极信号从开启状态向关闭状态切换的第一时间长度之后,对应于第二行子像素的选择控制信号控制开关模块切换连接状态(S20)。

    一种阵列基板、显示面板及显示装置

    公开(公告)号:CN114582300B

    公开(公告)日:2023-08-15

    申请号:CN202210426096.2

    申请日:2022-04-21

    IPC分类号: G09G3/36

    摘要: 本申请涉及一种阵列基板、显示面板及显示装置,该阵列基板包括:像素阵列,像素阵列中的每列子像素对应连接两条数据线,同一列子像素中每一个子像素分别对应连接两条数据线中的一条数据线,同一列子像素中相邻的两个子像素连接的数据线不相同;与每列子像素对应的第一晶体管、第二晶体管以及第三晶体管,第一晶体管与两条数据线中的一条数据线连接,第三晶体管的第一极与另一条数据线连接,第二晶体管的第一极与第三晶体管的第一极连接,第二晶体管的第二极与第一晶体管的第二极连接,相邻两列子像素中的一列子像素对应的第三晶体管的第二极与另一列子像素对应的第一晶体管的第二极连接,使得阵列基板既可以实现列架构,也可以实现Z反转架构。

    显示驱动方法、装置、存储介质及电子设备

    公开(公告)号:CN114792507A

    公开(公告)日:2022-07-26

    申请号:CN202210423586.7

    申请日:2022-04-21

    IPC分类号: G09G3/20

    摘要: 本公开实施例提供了一种显示驱动方法、装置、存储介质及电子设备,方法包括:检测预定界面中是否存在预设画面,其中,预设画面包括同一行上的相邻像素单元之间亮状态和暗状态按照预定排布规则交替设置,亮状态的灰阶值大于第一灰阶值,暗状态的灰阶值小于第二灰阶值,第二灰阶值小于第一灰阶值;在存在时发送切换Gamma电压的第一指令,发送切换Vcom电压和/或Havdd电压的第二指令,以切换至第二组Gamma电压、切换至与第二组Gamma电压对应的第二Havdd电压、切换至与第二组Gamma电压对应的第二Vcom电压;第二组Gamma电压的亮态灰阶与暗态灰阶之间的第二压差小于第一组Gamma电压的第一压差。

    电压补偿电路和显示装置

    公开(公告)号:CN110796993B

    公开(公告)日:2022-03-08

    申请号:CN201911117342.0

    申请日:2019-11-15

    IPC分类号: G09G3/36

    摘要: 本发明提供了一种电压补偿电路和一种显示装置,涉及显示技术领域。电压补偿电路包括:电流源模块,与第一电压端电连接,用于根据电压补偿电路所处区域当前的温度生成电流信号;电压生成模块,与电流源模块电连接,用于根据所述电流源模块生成的电流信号生成电压信号;比较模块,与所述电流源模块和提供参考电压信号的参考电压端电连接,用于将所述电压生成模块生成的电压信号和所述参考电压信号进行比较,并根据比较结果输出补偿控制信号;补偿模块,与比较模块电连接,用于根据补偿控制信号确定电压补偿值,并根据所述电压补偿值确定待输出至像素单元的目标像素电压信号。本发明改善了显示设备处于低温或高温状态下像素单元充电不足的问题。

    一种阵列基板、显示面板及显示装置

    公开(公告)号:CN114582300A

    公开(公告)日:2022-06-03

    申请号:CN202210426096.2

    申请日:2022-04-21

    IPC分类号: G09G3/36

    摘要: 本申请涉及一种阵列基板、显示面板及显示装置,该阵列基板包括:像素阵列,像素阵列中的每列子像素对应连接两条数据线,同一列子像素中每一个子像素分别对应连接两条数据线中的一条数据线,同一列子像素中相邻的两个子像素连接的数据线不相同;与每列子像素对应的第一晶体管、第二晶体管以及第三晶体管,第一晶体管与两条数据线中的一条数据线连接,第三晶体管的第一极与另一条数据线连接,第二晶体管的第一极与第三晶体管的第一极连接,第二晶体管的第二极与第一晶体管的第二极连接,相邻两列子像素中的一列子像素对应的第三晶体管的第二极与另一列子像素对应的第一晶体管的第二极连接,使得阵列基板既可以实现列架构,也可以实现Z反转架构。