公开(公告)号：CN101160852A

公开(公告)日：2008-04-09

申请号：CN200680012057.7

申请日：2006-04-03

Applicant: 皇家飞利浦电子股份有限公司

Inventor： O·P·冈沃尔 ,  A·拉杜尔斯库

IPC: H04L12/56

CPC classification number: H04L47/10 ,  H04L47/29 ,  H04L47/35 ,  H04L47/39

Abstract: 提供了一种电子设备，该电子设备包含：多个处理单元(IP；MIP、SIP)；用于耦接所述多个处理单元(IP；MIP、SIP)的互连装置(NOC)；多个接口装置(NI；MNI、SNI)，它们被布置在所述处理单元(IP；MIP、SIP)之一和所述互连装置(NOC)之间，用于使所述处理单元(IP；MIP、SIP)和互连装置之间能够通信。所述处理单元(IP；MIP、SIP)之间的通信是经由所述接口装置(NI；MNI、SNI)和所述互连装置(NOC)的基于数据包的通信。每个数据包首先包括第一报头(H)和随后的有效载荷(P)。所述接口装置(NI；MNI、SNI)包括流控制装置(FCM)，该流控制装置(FCM)用于基于流控制信用信息(C)控制两个处理单元(IP；MIP、SIP)之间的通信流，用于在每个数据包中插入第一报头(H)，和用于附加地按照要求的一定量的流控制信用信息(C)将第二报头(H)插入到数据包中。

公开(公告)号：CN101015202A

公开(公告)日：2007-08-08

申请号：CN200580029891.2

申请日：2005-09-06

Applicant: 皇家飞利浦电子股份有限公司

Inventor： A·A·阿布博 ,  R·P·克莱霍斯特 ,  O·P·冈沃尔

IPC: H04N5/44

CPC classification number: H04N7/012

Abstract: SIMD处理器结构包括具有多个处理器单元(PE)(42)的线性处理器阵列(LPA)(41)。每个PE(42)根据从全局控制处理器(44)广播到所有PE(42)的共同指令对它的像素数据进行操作。为了增强处理器在处理去隔行算法时的能力，提供了场存取模块(FAM)(47)、输入行存储器(48)、和在工作行存储器(43)内的阴影存储器(49)。输入行存储器(48)包括用于存储来自前一个视频场的第一多个像素的前一个视频场存储器(481)、用于存储来自当前视频场的多个像素的当前视频场存储器(482)和用于存储来自下一个视频场的多个像素的下一个视频场存储器(483)。同样地，阴影存储器(49)包括前一个拷贝视频场存储器(491)、当前的拷贝视频场存储器(492)和下一个拷贝视频场存储器(493)。提供分开的存储器允许处理单元同时访问前一个、当前的和下一个视频场数据，由此提高去隔行操作的效率。