分段式注入的自钳位IGBT器件及其制作方法

    公开(公告)号:CN113838913B

    公开(公告)日:2023-04-28

    申请号:CN202111116036.2

    申请日:2021-09-23

    Abstract: 本发明提供一种分段式注入的自钳位IGBT及其制作方法。在元胞右侧引入与发射极等电位的沟槽结构,在N型电荷存储层下方引入P型掺杂埋层,通过改变掩模版的开口,使高浓度的P型埋层呈间隔式分布,改善了在器件导通时高浓度P型埋层对阈值电压的不利影响,降低了导通电阻。在器件饱和时自偏置PMOS结构开启,CS层电势被钳位在一个较低的值,从而降低了IGBT的饱和电流。间隔式分布的高浓度P型埋层可以保证PMOS结构在高集电极电压下正常开启以钳位住CS层的电势,降低饱和电流,提高了器件的短路能力。在制备传统沟槽IGBT工艺方法的基础上,仅增加一张掩模版即可实现沿z方向呈分段式分布的P+埋层,没有增加工艺的复杂度,容易实现。

    分段式注入的自钳位IGBT器件及其制作方法

    公开(公告)号:CN113838913A

    公开(公告)日:2021-12-24

    申请号:CN202111116036.2

    申请日:2021-09-23

    Abstract: 本发明提供一种分段式注入的自钳位IGBT及其制作方法。在元胞右侧引入与发射极等电位的沟槽结构,在N型电荷存储层下方引入P型掺杂埋层,通过改变掩模版的开口,使高浓度的P型埋层呈间隔式分布,改善了在器件导通时高浓度P型埋层对阈值电压的不利影响,降低了导通电阻。在器件饱和时自偏置PMOS结构开启,CS层电势被钳位在一个较低的值,从而降低了IGBT的饱和电流。间隔式分布的高浓度P型埋层可以保证PMOS结构在高集电极电压下正常开启以钳位住CS层的电势,降低饱和电流,提高了器件的短路能力。在制备传统沟槽IGBT工艺方法的基础上,仅增加一张掩模版即可实现沿z方向呈分段式分布的P+埋层,没有增加工艺的复杂度,容易实现。

    基于机器学习的SSR代理下应用程序流量识别方法

    公开(公告)号:CN113935436A

    公开(公告)日:2022-01-14

    申请号:CN202111368158.0

    申请日:2021-11-18

    Abstract: 本发明提出了一种基于机器学习的SSR代理下应用程序流量识别方法。用于解决现有技术SSR代理下应用程序流量识别准确率低的问题。方案包括:1)收集智能手机流量数据并进行预处理,得到流数据集;2)获取流数据集时间间隔统计特征向量集合、时间间隔分布特征向量集合、数据包长度统计特征集合、数据包长度均匀分布特征集合、数据包长度对数分布特征集合及数据包长度序列特征集合,组合成特征矩阵;3)利用特征矩阵获取SSR代理下应用程序的训练集与测试集;4)基于随机森林算法生成多分类模型,并利用模型得到SSR代理下应用程序流量识别结果。本发明使模型能够更准确的识别SSR代理下的应用程序流量,且有效提高了识别可靠性。

    一种具有场限环结终端的超宽禁带半导体二极管

    公开(公告)号:CN117954506A

    公开(公告)日:2024-04-30

    申请号:CN202410238952.0

    申请日:2024-03-04

    Abstract: 本发明公开了一种具有场限环结终端的超宽禁带半导体二极管,包括衬底层、外延层、介质层、阴极金属层、多个场限环和阳极金属层,其中外延层和衬底层为第一超宽禁带半导体材料;场限环为第二超宽禁带半导体,与外延层形成异质结结构改善电场分布,优化器件性能。本发明利用对正性光刻胶的多次光刻和对介质层的刻蚀形成了具有台阶的沟槽形貌,之后通过干法刻蚀将沟槽形貌转移到外延层上再淀积第二超宽禁带半导体材料形成具有台阶的场限环结终端。该结构台阶处的平滑过度和两侧弧面能够有效降低峰值电场,在保护肖特基接触的同时,也能保护终端区上方存在的各种介质层的可靠性。

Patent Agency Ranking