公开(公告)号：CN119092552A

公开(公告)日：2024-12-06

申请号：CN202411188266.3

申请日：2024-08-28

Applicant: 电子科技大学

Inventor： 魏杰 ,  戴恺纬 ,  龚朝宇 ,  魏雨夕 ,  彭小松 ,  吴宇鑫 ,  邓高强 ,  罗小蓉

IPC: H01L29/786 ,  H01L29/06

Abstract: 本发明属于功率半导体技术领域，涉及一种增强型氧化镓CAVET器件。本发明在栅极外加电压为零时，电流阻挡层使器件处于关断状态；随着栅电压增加，栅绝缘介质下方的电流阻挡层表面形成电子积累层，连通N+源极区和电流路径区，器件进入正向导通状态。因此，在正向导通时，电流阻挡层降低漂移区表面电子浓度以实现正的阈值电压，电流路径区高电子浓度增强正向电流能力且减小导通电阻。在耐压状态，器件外加反向偏置电压，此时N型氧化镓漂移区和热氧化区耗尽并承担电压，N型氧化镓漂移区与热氧化后低载流子浓度的热氧化区之间形成高低结优化电场分布，同时电流阻挡层在热氧化区上方增强抑制泄漏电流作用，二者共同提高器件耐压。

公开(公告)号：CN119092553A

公开(公告)日：2024-12-06

申请号：CN202411189216.7

申请日：2024-08-28

Applicant: 电子科技大学

Inventor： 魏杰 ,  龚朝宇 ,  戴恺纬 ,  魏雨夕 ,  彭小松 ,  吴宇鑫 ,  邓高强 ,  罗小蓉

IPC: H01L29/786 ,  H01L29/06 ,  H01L21/34

Abstract: 本发明属于功率半导体技术领域，涉及一种增强型氧化镓MOSFET器件。本发明的结构，当栅电极外加电压为零时，电流阻挡层使器件处于关断状态，实现正的阈值电压。随着栅电压增加，栅绝缘介质下方的电流阻挡层侧壁与热氧化区侧壁形成电子积累层，出现电子沟道，使得N+源极区与N型氧化镓漂移区连接，器件进入正向导通状态。外加反向偏置电压时，器件处于耐压状态，此时N型氧化镓漂移区和热氧化区耗尽并承担电压，N型氧化镓漂移区与热氧化后低载流子浓度的热氧化区形成高低结优化电场分布，此外电流阻挡层在热氧化区上方增强抑制泄漏电流，二者共同提高耐压。因此，本发明的氧化镓器件具有低泄漏电流、低比导通电阻、高阈值电压和高击穿电压的效果。