公开(公告)号：CN104253613A

公开(公告)日：2014-12-31

申请号：CN201410462018.3

申请日：2014-09-11

Applicant: 电子科技大学

Inventor： 宁宁 ,  汪正锋 ,  吴霜毅 ,  王伟 ,  杜翎 ,  蒋旻 ,  闫小艳

IPC: H03M1/38

Abstract: 本发明涉及电子电路技术，具体涉及一种SAR ADC的低压超低功耗高精度比较器。包括前置放大器、可再生锁存器、检测器、比较器时钟发生器和传输门开关。单个可再生锁存器构成精度较低的粗比较器；前置放大器级联可再生锁存器构成精度较高的精比较器。给定一个电压范围，当比较器的输入电压落在电压范围之外，精比较器不工作；当其落在电压范围之内，精比较器工作。本发明的有益效果为，通过检测比较器输入电压的大小来选择不同精度的比较器工作，从而在不影响比较器精度的情况下降低比较器的功耗。本发明尤其适用于低压超低功耗SAR ADC。

公开(公告)号：CN103281083A

公开(公告)日：2013-09-04

申请号：CN201310187541.5

申请日：2013-05-20

Applicant: 电子科技大学

Inventor： 杜翎 ,  陈荣冠 ,  李华省 ,  王伟 ,  蒋旻 ,  闫小艳 ,  饶毅恒 ,  杨斌 ,  宁宁

IPC: H03M1/38

Abstract: 本发明涉及模拟数字转换技术领域，其公开了一种带数字校正的逐次逼近全差分模数转换器及其处理方法，以校正电容阵列的失配误差，提高模数转换器的精度。该模数转换器，采用两个由相互匹配的开关电容阵列构成的DAC单元以全差分的形式接入比较器的正、负输入端；构成DAC的电容的失配误差通过数字校正技术消除：对输入信号进行两次量化，第二次量化时冗余电容取代被校正的单位电容参与量化，而被校正的单位电容则作为冗余电容，根据前后两次量化得到的数字码之差，修正被校正的单位电容的数字权重，使之逐渐收敛于其真实的模拟权重。两次量化得到的数字码的平均值作为ADC的输出。本发明适用于需要高精度的模数转换应用。

公开(公告)号：CN104253613B

公开(公告)日：2017-06-13

申请号：CN201410462018.3

申请日：2014-09-11

Applicant: 电子科技大学

Inventor： 宁宁 ,  汪正锋 ,  吴霜毅 ,  王伟 ,  杜翎 ,  蒋旻 ,  闫小艳

IPC: H03M1/38

Abstract: 本发明涉及电子电路技术，具体涉及一种SAR ADC的低压超低功耗高精度比较器。包括前置放大器、可再生锁存器、检测器、比较器时钟发生器和传输门开关。单个可再生锁存器构成精度较低的粗比较器；前置放大器级联可再生锁存器构成精度较高的精比较器。给定一个电压范围，当比较器的输入电压落在电压范围之外，精比较器不工作；当其落在电压范围之内，精比较器工作。本发明的有益效果为，通过检测比较器输入电压的大小来选择不同精度的比较器工作，从而在不影响比较器精度的情况下降低比较器的功耗。本发明尤其适用于低压超低功耗SAR ADC。

公开(公告)号：CN104242935B

公开(公告)日：2017-04-05

申请号：CN201410466887.3

申请日：2014-09-15

Applicant: 电子科技大学

Inventor： 宁宁 ,  王伟 ,  杜翎 ,  汪正锋 ,  吴霜毅 ,  蒋旻 ,  闫小艳

IPC: H03M1/10

Abstract: 本发明基于具有分段电容阵列结构数模转换器DAC的电荷重分配型逐次逼近模数转换器SAR ADC，公开一种针对于DAC分段电容失配的模拟域校正方法。模数转换器包括DAC，比较器，SAR逻辑和校正逻辑，该方法在于校正算法采用基于传统切换规则的单端结构，不同于传统模拟前台校正技术，实时跟踪并校正DAC分段电容失配误差。校正逻辑控制DAC在分段位置进行两次切换，根据两次切换后比较器的比较结果调节低段电容阵列的权重，促使低段电容阵列权重之和收敛于高段电容阵列最低位(LSB)的权重。

公开(公告)号：CN103281083B

公开(公告)日：2016-07-06

申请号：CN201310187541.5

申请日：2013-05-20

Applicant: 电子科技大学

Inventor： 杜翎 ,  陈荣冠 ,  李华省 ,  王伟 ,  蒋旻 ,  闫小艳 ,  饶毅恒 ,  杨斌 ,  宁宁

IPC: H03M1/38

Abstract: 本发明涉及模拟数字转换技术领域，其公开了一种带数字校正的逐次逼近全差分模数转换器及其处理方法，以校正电容阵列的失配误差，提高模数转换器的精度。该模数转换器，采用两个由相互匹配的开关电容阵列构成的DAC单元以全差分的形式接入比较器的正、负输入端；构成DAC的电容的失配误差通过数字校正技术消除：对输入信号进行两次量化，第二次量化时冗余电容取代被校正的单位电容参与量化，而被校正的单位电容则作为冗余电容，根据前后两次量化得到的数字码之差，修正被校正的单位电容的数字权重，使之逐渐收敛于其真实的模拟权重。两次量化得到的数字码的平均值作为ADC的输出。本发明适用于需要高精度的模数转换应用。

公开(公告)号：CN104242935A

公开(公告)日：2014-12-24

申请号：CN201410466887.3

申请日：2014-09-15

Applicant: 电子科技大学

Inventor： 宁宁 ,  王伟 ,  杜翎 ,  汪正锋 ,  吴霜毅 ,  蒋旻 ,  闫小艳

IPC: H03M1/10

Abstract: 本发明基于具有分段电容阵列结构数模转换器DAC的电荷重分配型逐次逼近模数转换器SAR ADC，公开一种针对于DAC分段电容失配的模拟域校正方法。模数转换器包括DAC，比较器，SAR逻辑和校正逻辑，该方法在于校正算法采用基于传统切换规则的单端结构，不同于传统模拟前台校正技术，实时跟踪并校正DAC分段电容失配误差。校正逻辑控制DAC在分段位置进行两次切换，根据两次切换后比较器的比较结果调节低段电容阵列的权重，促使低段电容阵列权重之和收敛于高段电容阵列最低位(LSB)的权重。