公开(公告)号：CN114371970B

公开(公告)日：2023-05-02

申请号：CN202210021855.7

申请日：2022-01-10

Applicant: 电子科技大学

Inventor： 阮爱武 ,  杨胜江 ,  范樱宝

IPC: G06F11/22 ,  G06N3/092

Abstract: 本发明属于FPGA测试技术，具体涉及一种基于图强化学习的FPGA互联资源测试算法。本发明改进了现有基于强化学习和深度强化学习的FPGA互联资源测试方法的缺点，即神经网络不具迁移性的缺点。本发明借助图神经网络提取互联资源图的隐藏特征，再利用深度强化学习优化配置策略，在本发明中，将其称为图强化学习。本发明方法具备迁移性与通用性，已训练收敛的神经网络可以应用到任何FPGA芯片的互联资源测试配置向量的生成中，同时对于所有FPGA芯片都可采用该方法。本发明对FPGA互联资源的测试成本较低，不需要专家人工找寻测试配置，同时已收敛的神经网络可以快速应用到任何FPGA芯片的互联资源测试中，并且生成FPGA测试配置的过程完全是自动化的。

公开(公告)号：CN116451774A

公开(公告)日：2023-07-18

申请号：CN202310253419.7

申请日：2023-03-16

Applicant: 电子科技大学

Inventor： 阮爱武 ,  范樱宝 ,  王枭

IPC: G06N3/092 ,  G06N3/0464

Abstract: 本发明提出了一种基于多线程的深度强化学习方法，属于机器学习技术领域。在深度强化学习算法中是通过智能体与环境不断进行交互获得训练数据，这个过程需要消耗大量时间才能获得足够的数据。本发明中通过多线程同步采样的方式加快数据样本采集速度，具体是将整体算法分为样本采集和网络训练两部分，其中样本采集部分是通过多个子线程中的智能体同步与环境进行交互产生数据，参数训练部分是利用子线程中采集到的数据在主线程中进行训练更新网络参数。子线程中只负责样本采集，主线程中只负责网络训练。这样通过多线程的方式提高样本采集效率，增强智能体在训练前期的探索能力，加快算法训练的速度，大大缩短算法训练所需的时间。

公开(公告)号：CN114371970A

公开(公告)日：2022-04-19

申请号：CN202210021855.7

申请日：2022-01-10

Applicant: 电子科技大学

Inventor： 阮爱武 ,  杨胜江 ,  范樱宝

IPC: G06F11/22 ,  G06K9/62 ,  G06N3/08

Abstract: 本发明属于FPGA测试技术，具体涉及一种基于图强化学习的FPGA互联资源测试算法。本发明改进了现有基于强化学习和深度强化学习的FPGA互联资源测试方法的缺点，即神经网络不具迁移性的缺点。本发明借助图神经网络提取互联资源图的隐藏特征，再利用深度强化学习优化配置策略，在本发明中，将其称为图强化学习。本发明方法具备迁移性与通用性，已训练收敛的神经网络可以应用到任何FPGA芯片的互联资源测试配置向量的生成中，同时对于所有FPGA芯片都可采用该方法。本发明对FPGA互联资源的测试成本较低，不需要专家人工找寻测试配置，同时已收敛的神经网络可以快速应用到任何FPGA芯片的互联资源测试中，并且生成FPGA测试配置的过程完全是自动化的。