公开(公告)号：CN101799705B

公开(公告)日：2012-03-21

申请号：CN201010130398.2

申请日：2010-03-23

Applicant: 电子科技大学

Inventor： 田书林 ,  刘科 ,  肖寅东 ,  王厚军 ,  黄建国 ,  徐啸林

IPC: G06F1/03

Abstract: 本发明公开了一种高速DDS信号发生器，其时钟模块完成采样时钟的产生，提供具有相同频率且相位差依次递增360°/n的n路采样时钟信号。当输出用户需要的合成信号时，n路相位累加器产生n路累加值相同、但各路有一定延时的地址信号，对n个RAM存储器进行寻址，产生的波形数据传给DAC数模转换模块，完成波形数据的数字-模拟转换，并将转换所得n路模拟信号输入到信号叠加模块，完成多路模拟信号的叠加，模拟通道对叠加模拟信号进行滤波、加偏、放大、幅度调整处理，这样多路DDS并行合成，实现输出信号频率的n倍频，输出波形信号的频率得到了提高。本发明的高速DDS信号发生器基于一种简便的提高采样率的方法，电路结构简单。

公开(公告)号：CN101799705A

公开(公告)日：2010-08-11

申请号：CN201010130398.2

申请日：2010-03-23

Applicant: 电子科技大学

Inventor： 田书林 ,  刘科 ,  肖寅东 ,  王厚军 ,  黄建国 ,  徐啸林

IPC: G06F1/03

Abstract: 本发明公开了一种高速DDS信号发生器，其时钟模块完成采样时钟的产生，提供具有相同频率且相位差依次递增360°/n的n路采样时钟信号。当输出用户需要的合成信号时，n路相位累加器产生n路累加值相同、但各路有一定延时的地址信号，对n个RAM存储器进行寻址，产生的波形数据传给DAC数模转换模块，完成波形数据的数字-模拟转换，并将转换所得n路模拟信号输入到信号叠加模块，完成多路模拟信号的叠加，模拟通道对叠加模拟信号进行滤波、加偏、放大、幅度调整处理，这样多路DDS并行合成，实现输出信号频率的n倍频，输出波形信号的频率得到了提高。本发明的高速DDS信号发生器基于一种简便的提高采样率的方法，电路结构简单。