公开(公告)号：CN107808861A

公开(公告)日：2018-03-16

申请号：CN201710682932.2

申请日：2017-08-11

Applicant: 瑞萨电子株式会社

Inventor： 安孙子雄哉 ,  江口聪司 ,  斎藤滋晃 ,  谷口大辅 ,  山口夏生

IPC: H01L23/48 ,  H01L21/60

CPC classification number: H01L29/7802 ,  H01L21/2205 ,  H01L21/2251 ,  H01L21/2253 ,  H01L29/0634 ,  H01L29/0878 ,  H01L29/0886 ,  H01L29/66712 ,  H01L29/7811 ,  H01L29/8611 ,  H01L23/481 ,  H01L24/64

Abstract: 本发明涉及半导体装置以及制造半导体装置的方法。本发明提高了半导体装置的特性。具有其中p型柱区域和n型柱区域周期性地布置的超结结构的半导体装置被配置如下。每个n型柱区域都具有包括位于沟槽之间的n型外延层的垂直部以及部署在沟槽的侧面上的锥形嵌入式n型外延膜。每个p型柱区域都包括部署在沟槽内的嵌入式p型外延膜。因而锥形嵌入式n型外延膜被设置在其中将要部署p型柱区域的沟槽的侧壁上，由此允许p型柱区域具有倒梯形形状，从而带来p型柱区域中的p型杂质的浓度变化的裕度增加。导通电阻能够通过n型杂质(例如，As)的横向扩散来降低。

公开(公告)号：CN107808861B

公开(公告)日：2023-06-27

申请号：CN201710682932.2

申请日：2017-08-11

Applicant: 瑞萨电子株式会社

Inventor： 安孙子雄哉 ,  江口聪司 ,  斎藤滋晃 ,  谷口大辅 ,  山口夏生

IPC: H01L23/48 ,  H01L21/60

Abstract: 本发明涉及半导体装置以及制造半导体装置的方法。本发明提高了半导体装置的特性。具有其中p型柱区域和n型柱区域周期性地布置的超结结构的半导体装置被配置如下。每个n型柱区域都具有包括位于沟槽之间的n型外延层的垂直部以及部署在沟槽的侧面上的锥形嵌入式n型外延膜。每个p型柱区域都包括部署在沟槽内的嵌入式p型外延膜。因而锥形嵌入式n型外延膜被设置在其中将要部署p型柱区域的沟槽的侧壁上，由此允许p型柱区域具有倒梯形形状，从而带来p型柱区域中的p型杂质的浓度变化的裕度增加。导通电阻能够通过n型杂质(例如，As)的横向扩散来降低。