-
公开(公告)号：CN102591822B
公开(公告)日：2015-12-16
申请号：CN201110381951.4
申请日：2008-03-10
Applicant: 瑞萨电子株式会社
Abstract: 本发明提供一种实现数据处理的高速化和减轻CPU的负担的事件响应控制技术。除了采用中断控制器(13)还采用事件链接控制器(6)，该事件链接控制器(6)响应所产生的事件信号(EVT)而输出与电路模块对应的工作的起动控制信号(STR)。电路模块能够产生事件信号，事件链接控制器根据由事件控制信息(ECI)所定义的上述事件信号与起动控制信号之间的对应来产生上述起动控制信号。由于能够根据事件存储信息规定事件信号与起动控制信号的关联，因此能够按序控制由该关联所规定的多个电路模块的动作。如同中断处理的情况那样，并不伴随基于中央处理装置的保存或返回处理，也并不需要采用针对产生竞争的中断请求的优先级控制。
-
公开(公告)号：CN102591822A
公开(公告)日：2012-07-18
申请号：CN201110381951.4
申请日：2008-03-10
Applicant: 瑞萨电子株式会社
Abstract: 本发明提供一种实现数据处理的高速化和减轻CPU的负担的事件响应控制技术。除了采用中断控制器(13)还采用事件链接控制器(6)，该事件链接控制器(6)响应所产生的事件信号(EVT)而输出与电路模块对应的工作的起动控制信号(STR)。电路模块能够产生事件信号，事件链接控制器根据由事件控制信息(ECI)所定义的上述事件信号与起动控制信号之间的对应来产生上述起动控制信号。由于能够根据事件存储信息规定事件信号与起动控制信号的关联，因此能够按序控制由该关联所规定的多个电路模块的动作。如同中断处理的情况那样，并不伴随基于中央处理装置的保存或返回处理，也并不需要采用针对产生竞争的中断请求的优先级控制。
-
公开(公告)号：CN101261609B
公开(公告)日：2012-08-22
申请号：CN200810083726.0
申请日：2008-03-10
Applicant: 瑞萨电子株式会社
Abstract: 本发明提供一种实现数据处理的高速化和减轻CPU的负担的事件响应控制技术。除了采用中断控制器(13)还采用事件链接控制器(6)，该事件链接控制器(6)响应所产生的事件信号(EVT)而输出与电路模块对应的工作的起动控制信号(STR)。电路模块能够产生事件信号，事件链接控制器根据由事件控制信息(ECI)所定义的上述事件信号与起动控制信号之间的对应来产生上述起动控制信号。由于能够根据事件存储信息规定事件信号与起动控制信号的关联，因此能够按序控制由该关联所规定的多个电路模块的动作。如同中断处理的情况那样，并不伴随基于中央处理装置的保存或返回处理，也并不需要采用针对产生竞争的中断请求的优先级控制。
-
-
Search Results
3
records
(took 0.017 seconds)
