公开(公告)号：CN118260070A

公开(公告)日：2024-06-28

申请号：CN202410270763.1

申请日：2024-03-11

Applicant: 湖南大学

Inventor： 全哲 ,  翟宇 ,  黄梓修 ,  徐子才

IPC: G06F9/50 ,  G06N3/063 ,  G06N3/0464

Abstract: 本发明公开了一种面向异构处理器的池化运算函数高性能实现方法，通过将特征图在空间维度进行分块，使用直接存储器访问(Direct Memory Access，简称DMA)控制数据在内存和高速缓存的传输，从而构建双缓冲机制使得访存延迟得以隐藏，同时依据向量运算资源数目和SIMD特性设计实现并行运算策略以充分利用运算资源，并在计算过程中进行数据重用，减少访存数量。

公开(公告)号：CN119692404A

公开(公告)日：2025-03-25

申请号：CN202411863894.7

申请日：2024-12-18

Applicant: 湖南大学

Inventor： 全哲 ,  黄梓修 ,  徐源

IPC: G06N3/06 ,  G06F8/41 ,  G06F8/30 ,  G06F18/25

Abstract: 本发明公开了一种面向类脑芯片的脉冲神经网络编译方法，其通过在TVM中扩展脉冲神经网络Relay算子，接入并绑定至硬件算子库，自动化实现从脉冲神经网络模型到类脑芯片适配的中间表示转换和优化，结合面向脉冲神经网络模型的算子融合优化、面向类脑芯片的数据布局转换等优化方法，充分利用硬件算子库的高性能实现；最终基于TVM基础设施、LLVM编译器生成部署文件包，高效完成脉冲神经网络模型在类脑芯片上的编译与部署。本发明能够解决现有基于DSL的神经网络编译方法和基于硬件intrinsic函数或算子API的神经网络编译方法存在的学习成本高、开发效率低的技术问题。