-
公开(公告)号：CN101441703B
公开(公告)日：2012-05-30
申请号：CN200810143062.2
申请日：2008-10-08
Applicant: 湖南大学
Abstract: 本发明公开了一种超高频射频身份识别系统的编译码电路。基于传统循环冗余校验CRC电路的编译码电路由于每次发现错码都要进行重发，因此对于读写距离大噪声干扰严重的场合，读写器与标签之间的通信次数将会增加。假设在读写速度一定的情况下，必然延长一次成功读取的时间，影响超高频射频识别系统在高速读写场合的实用性和可靠性。为了解决这一问题，本发明提出了加入卷积纠错码，并与CRC电路级联的方式来减少读写次数，从而提高系统在一定时间内成功读取率。本发明中的CRC电路是基于FPGA设计实现的结构紧凑、运算速度快的并行电路，进一步减少了阅读器与标签间的通讯时间，增加单位时间内的标签识别量。
-
公开(公告)号：CN101441703A
公开(公告)日：2009-05-27
申请号：CN200810143062.2
申请日：2008-10-08
Applicant: 湖南大学
Abstract: 本发明公开了一种超高频射频身份识别系统的编译码电路。基于传统循环冗余校验CRC电路的编译码电路由于每次发现错码都要进行重发，因此对于读写距离大噪声干扰严重的场合，读写器与标签之间的通信次数将会增加。假设在读写速度一定的情况下，必然延长一次成功读取的时间，影响超高频射频识别系统在高速读写场合的实用性和可靠性。为了解决这一问题，本发明提出了加入卷积纠错码，并与CRC电路级联的方式来减少读写次数，从而提高系统在一定时间内成功读取率。本发明中的CRC电路是基于FPGA设计实现的结构紧凑、运算速度快的并行电路，进一步减少了阅读器与标签间的通讯时间，增加单位时间内的标签识别量。
-
Search Results
2
records
(took 0.012 seconds)
