公开(公告)号：CN116417024A

公开(公告)日：2023-07-11

申请号：CN202310390685.4

申请日：2023-04-13

Applicant: 湖北大学 ,  湖北江城实验室

Inventor： 张补 ,  张军 ,  董雷宏 ,  潘严琴 ,  桃李 ,  王文峰 ,  王浩

IPC: G11C5/02 ,  G11C5/06 ,  G11C5/12

Abstract: 本申请属于忆阻器技术领域，提供了一种忆阻电路及集成电路，忆阻电路包括：N个忆阻输入电路、M个忆阻输出电路、触发逻辑电路以及触发器；忆阻输入电路由输入阻变忆阻器和输入场效应管串联组成，忆阻输出电路由输出阻变忆阻器和输出场效应管串联组成，触发器的反相时钟端以及触发逻辑电路的输出端共接于反相时钟信号端，触发逻辑电路的第一输入端连接电源端，触发逻辑电路的N个第二输入端分别连接N个所述忆阻输入电路，通过设计新颖结构的忆阻电路可以降低运算复杂度，同时降低电路的面积和能耗。

公开(公告)号：CN116382624A

公开(公告)日：2023-07-04

申请号：CN202310390694.3

申请日：2023-04-13

Applicant: 湖北大学 ,  湖北江城实验室

Inventor： 张补 ,  张军 ,  潘杰 ,  王培雄 ,  桃李 ,  王浩 ,  王文峰

IPC: G06F7/501 ,  H03H7/06

Abstract: 本申请属于加法器技术领域，提供了一种有限域加法器电路及集成电路，采用高频小信号作为激励，利用忆阻低通滤波器实现信号相位的调制，通过级联即可实现各个忆阻器的阻值映射到相位上的加法。由于相位本身的周期性，基于相位的加法可自然实现有限域的循环特性，而无需在相加之后判断其大小再做减法，这使得其电路结构更为简化，可应用于计算机编码、密码学以及神经元电路等相关领域的应用研究，具有重要意义。