-
Patent Agency Ranking
公开(公告)号：CN116483569A
公开(公告)日：2023-07-25
申请号：CN202310468146.8
申请日：2023-04-26
Applicant: 清华大学
IPC: G06F9/50 , G06N3/0464
Abstract: 本发明涉及计算机技术领域，尤其涉及一种神经网络近存计算系统。该系统包括至少两个存算模块、图像存储广播模块和控制器模块；图像存储广播模块，用于缓存外部输入的原始图像，以及将原始图像广播至各个存算模块；各个存算模块，用于分布式存储神经网络的权重数据，以及分布式存储神经网络计算得到的特征图数据，以及基于权重数据、原始图像和特征图数据进行神经网络中的计算；控制器模块，用于控制各个存算模块的运行，以及控制图像存储广播模块的运行。本发明用以解决现有技术中应用近存技术完成神经网络计算时，系统能效和计算资源利用率较低的缺陷。
-
公开(公告)号：CN118819462A
公开(公告)日：2024-10-22
申请号：CN202410811951.0
申请日：2024-06-21
Applicant: 清华大学
IPC: G06F7/523 , H03K19/20 , G06N3/0455
Abstract: 本发明提供一种高能效计算方法和计算装置，所述方法包括：获取第一乘数和第二乘数，并将所述第一乘数和所述第二乘数输入至计算装置的部分积生成模块中，得到部分积阵列；其中，所述部分积生成模块通过阵列乘法和Booth乘法实现；所述部分积阵列包括第一部分积、第二部分积和第三部分积，所述第一部分积由所述阵列乘法生成，所述第二部分积和所述第三部分积由所述Booth乘法生成；将所述部分积阵列输入至所述计算装置的部分积求和模块中，得到最终乘积结果。通过本发明提供的方法，混合使用了阵列乘法和Booth乘法，从而解决计算时能耗大的问题。
-
公开(公告)号：CN114756199A
公开(公告)日：2022-07-15
申请号：CN202210351916.6
申请日：2022-04-02
Applicant: 清华大学
Abstract: 本发明提供一种部分积求和模块设计方法及乘法器，其中部分积求和模块包括至少一个加法器组，每个所述加法器组用于基于输入的多个待相加数据获得相加结果，每个所述加法器组包括多级级联的多个逻辑单元；部分积求和模块设计方法包括：确定每个所述加法器组各自对应的每个所述待相加数据的翻转率；基于每个所述待相加数据的翻转率，确定每个所述加法器组的数据连接方式。本发明实施例提供的部分积求和模块设计方法，降低了部分积求和模块的动态功耗，从而降低了乘法器的动态功耗。
-
公开(公告)号：CN118092859A
公开(公告)日：2024-05-28
申请号：CN202410312973.2
申请日：2024-03-19
Applicant: 清华大学
Abstract: 本发明提供一种部分积求和阵列设计方法及相关组件，该方法包括：将部分积求和阵列划分为若干个子阵列，并确定每个子阵列的翻转活动性；子阵列的翻转活动性包括阵列输入端的活动值和阵列输出端的活动值；基于子阵列的翻转活动性，根据预设子阵列排布算法确定所有子阵列中阵列输入端、加法器的排布方式，以使第一阵列的计算路径长度短于第二阵列的计算路径长度；计算路径长度为阵列输入端经加法器到阵列输出端的路径长度；第一阵列的翻转活动性高于第二阵列的翻转活动性。本发明充分利用子阵列的翻转活动性，减少部分积求和阵列动态能耗，以此来保证神经网络的高速运转以适应现代社会中更复杂多元化的需求。
-
公开(公告)号：CN115857869A
公开(公告)日：2023-03-28
申请号：CN202211462443.3
申请日：2022-11-21
Applicant: 清华大学
Abstract: 本发明提供一种基于混合全加器的部分积求和模块设计方法及系统，包括：获取全加器的输入数据，计算部分积求和阵列的翻转率；根据所述部分积求和阵列翻转率的数值，将翻转率低的节点设置为低毛刺全加器；根据所述部分积求和阵列翻转率的数值，将翻转率高的节点设置为低能耗全加器；通过所述低毛刺全加器和低功耗全加器进行部分积求和。本发明解决了现有乘法器中部分积求和模块能耗大、毛刺多的问题。
-
-
-
-
Search Results
5
records
(took 0.015 seconds)
